问一个PLL 瞬态仿真的问题
录入：edatop.com 阅读：
模拟PLL设计
使用 Cadence的Spectre来做 瞬态仿真 测试检相器和电荷泵的工作是否正常
VCO、 divIDER皆为VerilogA模块 其余为schematic view
二阶无源滤波器 当环路滤波器的电容低于1uF时 PLL正常锁定
当环路滤波器电容高于1uF时 其上电压出现振荡 等很久都没有锁定的迹象
很奇怪 不知为何 求好心人解答
（经计算 PLL开环相位裕度大于60度 PLL闭环带宽大约数千Hz（窄带应用）
晶振输入1MHz PLL输出100MHz）
使用 Cadence的Spectre来做 瞬态仿真 测试检相器和电荷泵的工作是否正常
VCO、 divIDER皆为VerilogA模块 其余为schematic view
二阶无源滤波器 当环路滤波器的电容低于1uF时 PLL正常锁定
当环路滤波器电容高于1uF时 其上电压出现振荡 等很久都没有锁定的迹象
很奇怪 不知为何 求好心人解答
（经计算 PLL开环相位裕度大于60度 PLL闭环带宽大约数千Hz（窄带应用）
晶振输入1MHz PLL输出100MHz）
1uF?
建议再算下LPF, 取好RC参数,计算下PM, damping factor and settling time
我也不知道，正准备做
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：如何尽量的减小面积较大的版图的噪声和功耗
下一篇：请教面积问题~
