请教关于lvs的问题

录入：edatop.com 阅读：

我的schematic中仿真时电阻只设了个阻值没有加模型在导出netlist时电阻项也是选value 但是在layout中画的电阻（p型扩散电阻）识别不到 layout的drc是过了的请问下layout中的电阻要怎么样弄 schematic中的电阻如果不加模型可不可以通过lvs?
谢谢！

是你schematic中定义的电阻在lvs库中未定义，如果你只要求通过lvs，而不修改库环境只有把schematic网表中关于p扩散电阻的model名手动改成lvs错误报告中所指的layout中识别到的电阻model（比如RP）。
但是最好是将对应的layout库补全来做lvs验证。否则得到的匹配结果也只是虚的。