请问如何设计这样的高速宽输入范围比较器
录入：edatop.com 阅读：
一个用于滞回电路正反馈的运放，也就相当于比较器吧。这样设计的时候，是不是就可以不需要相位裕度?因为即使三个极点才270度，正反馈下不会形成360度相移振荡
但现在的问题是要求输入范围宽0.4－1.4V，差不多就是rail－to－rail吧，然后还要高速,主极点>100M,增益>300,功耗<100u,SMIC0,18um能做到吗?
但现在的问题是要求输入范围宽0.4－1.4V，差不多就是rail－to－rail吧，然后还要高速,主极点>100M,增益>300,功耗<100u,SMIC0,18um能做到吗?
3级应该可以做到吧 差分低增益输入级 中间正反馈级 再加输出级
一点小的插入
小编所说的高速比较器一般来讲都这么做的吗?有什么参考资料吗?
谢谢
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：请问一般怎么缩小输出端电压的rail
下一篇：关于小数频综的问题
