一个问了很多人都不清楚,而又非常平常的问题！(请教P_sub)

和芯片中的电位有关

应该是P衬底的噪声性能更好吧。为什么多用P_sub,除了这个原因外，还有：
1）电子的迁移率高于空穴
2）P_sub更容易实现，成本更低
……

Nsub的噪声性能好。

可是电子迁移率的不同会导致什么问题呢?
还有,是什么原因使得Nsub比较难制作呢?
我觉得这些都是问题啊！

我记得一般的CMOS工艺都是从以前的NMOS电路演变而来的
NMOS电路是不是一般都是P_SuB工艺呢
CMOS工艺中P_SUB一般会比N_SUB便宜
不过为什么N_sub工艺抗noise性能更优是什么道理啊?

对于N_sub的躁声是因为,地线走的是金属,而且相对比较独立.在相邻电路中不会存在地线的干扰.
但是我本人对这个保留个人意见.
对于楼上说的制造成本和难易程度.不知道有没有书籍可以参考！
谢谢！

学习了 。

P-sub具有较低的成本，n-sub某些负压输出电路还在用。电子和空穴相比，空穴作为载流子的噪声要小些，所以n－sub具有比较好的噪声性能。

楼上肯定p衬底的便宜吗?如果是可以告诉我原因吗?
还有,负电压输出会带来什么问题呢?
能否请详细解释一下
谢谢！

psub要接gnd ，而用nsub要接vcc，也就是说这个时候整个芯片都处于一个vcc的电压环境下，从这个角度来说，psub的噪声性能确实要好一些。
我也是新手，个人意见。
关于电子迁移率高于空穴迁移率这个问题，我觉得和这里没有什么关系，因为在做mos的时候pmos一般都要比nmos要大2--5倍。这说明他和使用nsub还是psub没有太多的关系。

刚刚那个理解有点问题，期待高人解答。

查到了一点资料,
说是和微缺陷有关,不知道是否有人知道呢?

Here are my two cents. Correct me if I am wrong.
Typically, n-sub and p-sub doping levels are close to each other. The doping level of the well needs to be at least one order higher due to the diffusion process. Compared to an NMOS in a p-sub technology ,  an NMOS in a n-sub technology requires a p-well as the bulk. The high doping level in the p-well bulk brings some undesired effects, for example, higher threshold voltage.

楼上两位说的有道理,对于Vth的影响,可以找到证明,
但是对于工艺,能否在详细说明.现在手上没有书.可否指点一二
谢谢！

我觉得主要还是pn结反向偏置的问题。如果以n_sub为底，则须接VDD来预防产生衬底漏电流，，这样从功耗和发热的角度上来说，都是不利的

各有各的的道理，不知哪个是对的?

p-sub 晶圆是不是制造相对容易些?

不知道有谁可以给出一个比较系统的答案啊?

我觉得应该是这样:
    模拟CMOS工艺都是源于数字CMOS工艺的,数字CMOS工艺成熟以后1-2年,相应的模拟CMOS工艺才成熟.(好像拉札维的书上讲到过)
    而数字CMOS工艺中,为了优化NMOS的性能(相应的牺牲了PMOS的部分性能).多采用N阱工艺.这是因为:NMOS的驱动能力强,性能较PMOS好,所以优化NMOS;若使用P阱,则P阱中杂质总浓度高(N衬底杂质+P阱杂质),降低了电子的迁移率,降低了NMOS的性能,所以用N阱.(版图艺术中讲到过)
    总之,N阱工艺的选择,主要是适应数字的应用,用在模拟上是迫不得已.

申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。