有关锁相环频率源
录入：edatop.com 阅读：
现在开始做PLL频率源，现在有一下几点难点，希望同行能给与解答1、PLL的相位噪声，主要来至于哪里?鉴相器；VCO的相位噪声对PLL相位噪声有没有影响?
2,PLL的调频时间主要来之与哪里?’
2,PLL的调频时间主要来之与哪里?’
PLL的相位在噪声在低端主要来自于参考信号、鉴相器、环路滤波器，在高端主要来自于VCO；第二个问题是调频还是跳频?
谢谢 解答，，，是跳频
在请问一下，PLL的低端相位噪声底噪是不是就是鉴相器的相位噪声
应该是参考频率相噪和鉴相器相噪的叠加 有公式的，一般取它们之间差的那一个
谢谢啊 啊 太感谢
THANK！
学习学习
之前也研究了PLL，搞了ADF4350/4351和ADF4360，想搞ADF4355和5355，一直没有时间
申明：网友回复良莠不齐，仅供参考。如需专业解答，请学习本站推出的微波射频专业培训课程。
上一篇：Siwave仿真PCB差分线， 如何设置 PORT 的PORT Negative“Terminal”
下一篇：SOI工艺，用cadence仿真混频器噪声时，噪声里的rbody是什么产生的
