超强PCB布线设计经验谈附原理

寄生电容的危害

大多数寄生电容都是靠近放置两条平行走线引起的。可以采用图1所示的公式来计算这种电容值。

在混合信号电路中，如果敏感的高阻抗模拟走线与数字走线距离较近，这种电容会产生问题。例如，图2中的电路就很可能存在这种问题。

为讲解图2所示电路的工作原理，采用三个8位数字电位器和三个CMOS运算放大器组成一个16位D/A转换器。在此图的左侧，在VDD和地之间跨接了两 个数字电位器(U3a和U3b)，其抽头输出连接到两个运放(U4a和U4b)的正相输入端。数字电位器U2和U3通过与单片机(U1)之间的SPI接口 编程。在此配置中，每个数字电位器配置为8位乘法型D/A转换器。如果VDD为5V，那么这些D/A转换器的LSB大小等于19.61mV。

这两个数字电位器的抽头都分别连接到两个配置了缓冲器的运放的正相输入端。在此配置中，运放的输入端是高阻抗的，将数字电位器与电路其它部分隔离开了。这两个放大器配置为其输出摆幅限制不会超出第二级放大器的输入范围。
 

图 4 在此示波器照片中，最上面的波形取自JP1(到数字电位器的数字码)，第二个波形取自JP5(相邻模拟走线上的噪声)，最下面的波形取自TP10(16位D/A转换器输出端的噪声)。
 

图5 采用这种新的布线，将模拟线路和数字线路隔离开了。增大走线之间的距离，基本消除了在前面布线中造成干扰的数字噪声。
 

图 6 图中示出了采用新布线的16位D/A转换器的单个码转换结果，对数字电位器编程的数字信号没有造成数字噪声。

为使此电路具有16位D/A转换器的性能，采用第三个数字电位器(U2a)跨接在两个运放(U4a和U4b)的输出端之间。U3a和U3b的编程设定经 数字电位器后的电压值。如果VDD为5V，可以将U3a和U3b的输出编程为相差19.61mV。此电压大小经第三个8位数字电位器R3，则自左至右整个 电路的LSB大小为76.3mV。此电路获得最优性能所需的严格器件规格如表1所示。

此电路有两种基本工作模式。第一种模式可用于获 得可编程、可调节的直流差分电压。在此模式中，电路的数字部分只是偶尔使用，在正常工作时不使用。第二种模式是可以将此电路用作任意波形发生器。在此模式中，电路的数字部分是电路运行的必需部分。此模式中可能发生电容耦合的危险。

图2所示电路的第一次布线如图3所示。此电路是在实验室中快速设计出的，没有注意细节。在检查布线时，发现将数字走线布在了高阻抗模拟线路的旁边。需要强调的是，第一次就应该正确布线，本文的目的是为了讲解如何识别问题及如何对布线做重大改进。

看一下此布线中不同的走线，可以明显看到哪里可能存在问题。图中的模拟走线从U3a的抽头连接到U4a放大器的高阻抗输入端。图中的数字走线传送对数字电位器设置进行编程的数字码。

在测试板上经过测量，发现数字走线中的数字信号耦合到了敏感的模拟走线中，参见图4。

系统中对数字电位器编程的数字信号沿着走线逐渐传输到输出直流电压的模拟线路。此噪声通过电路的模拟部分一直传播到第三个数字电位器(U5a)。第三个数字电位器在两个输出状态之间翻转。解决这个问题的方法主要是分隔开走线，图5示出了改进的布线方案。

改变布线的结果如图6所示。将模拟和数字走线仔细分开后，电路成为非常“干净”的16位D/A转换器。图中的波形是第三个数字电位器的单码转换结果76.29mV。

结语

数字和模拟范围确定后，谨慎布线对获得成功的PCB是至关重要的。尤其是有源数字走线靠近高阻抗模拟走线时，会引起严重的耦合噪声，这只能通过增加走线之间的距离来避免。