新型设计工具克服SoC存储器效率瓶颈

随着智能电话、平板电脑、HDTV等目前最流行的家庭娱乐和移动设备中处理器数目的日益增多，SoC设计人员和系统架构师不得不开始面对一个相当棘手的问题：如何克服存储器效率瓶颈？“之所以出现上述挑战，主要是因为当前先进的SoC设计广泛采用多重处理器和专用处理器，而这些处理器却共享同一个DRAM管线，且均要求同时进行存储器存取。”Sonics公司亚洲区运营副总裁James Mac Hale对《电子工程专辑》记者表示，“设计人员希望能减轻存储器拥堵现象，并确保存储器效率和带宽在每一个设计中都得到全面优化。”

该公司最近推出了一款独立式动态内存调度器工具(scheduler)─MemMax AMP(tm)，旨在帮助设计人员针对自己应用的特点选择出最佳的性能/面积比，从而获得比现有基本调度程序或控制器解决方案更优异的内存效率。Sonics方面透露说，MemMax AMP可作为一个固定 RTL 模块被整合到任何标准AMBA AXI-based 设计中，实现与DDR2、DDR3和 LPDDR等AXI-based DRAM 控制器的无缝连接。甚至在某些情况下，无需重新设计系统架构或更改存储器子系统(及控制器和PHY)，就可以使平均效率从45-50% 增加到 85%。

为什么带宽效率如此重要？Hale对此回应说，其实在引入HD视频之前，这一切都不是问题，很多商用DRAM芯片的可用带宽远大于多数SoC的要求。但随着许多SoC引入该功能，DRAM带宽正成为宝贵的资源。一方面，DRAM带宽的价值通过不断增加的应用功能和更高的音视频质量体现出来；但另一方面，为了最大化DRAM带宽，大多数的SoC设计人员往往会通过增加更快的、或额外的DRAM，以获得更多连接端口与引脚，从而实现性能目标。例如，通过采用更多的内部DRAM组，可以让DDR3存储器接口达到更高的接口速度和更大的带宽，但缺点是最小突发长度(minimum burst length)较长，且成本增加。而当存储器存取时间比最小突发长度更短时，总体系统效率又呈现下降趋势，这一现象在SoC设计中非常普遍。

“通常情况下，大部分消费类嵌入式视频SoC都使用1-2个DRAM芯片。但如果设计人员能够在保持时钟频率适中的基础上只使用一个DRAM芯片，并同时提供性能更高的应用，就能够避免在BOM中增加2-3美元的DRAM芯片成本。”Sonics公司首席技术官及创始人Drew Wingard补充说。

他坚持认为，真正的SoC技术的成本优势主要来自于“分享”。其中包含两层含义：一，在单一的SoC上进行更多功能的分享，而不用添加过多的芯片；二，分享单一的DRAM资源。这就要求系统首先具备足够的信息存储能力，同时还必须有足够的带宽来获取和返还海量信息。“在实际的市场调研考察中，我们发现带宽其实是困扰架构设计师的最大问题。”

Hale曾在一篇署名文章中指出，在外部DRAM存在带宽瓶颈的情况下，系统设计师一般是根据目标应用的需求对流量进行调度(scheduling)，并设法达到最佳折衷。目前在存储控制器设计中有多种调度方案被采用。其中最常用的方案是在存储控制器中提供多个端口，每个端口外各个请求排队等待，然后在端口间进行切换，处理来自不同发起者(initiator)的请求。当由不同流量模式或规格的改变引起系统行为发生变化时，调度算法也必须完全改变。此外，尽管可以对CPU和视频流量之间的调度进行优化以获得所需的延时和带宽，但通常来说，存储器通道的效率会因为“读写转换”、“存储器组忙碌”和芯片切换等效应造成效率的下降。

众所周知，在深亚微米SoC设计中，一套可重配置软件对于面向不同应用的SoC来说至关重要。在Wingard看来，不同的终端应用和软件对于SoC的支持之间有很大的差异。比如在手机设计中，操作系统供应商大部分使用虚拟化技术，根本不提对SoC理解的必要性；而在数字电视当中，很多厂商就必须在软件层面对SoC进行重大的优化工作。“这意味着我们软件中的可编程配置功能对于SoC的存储调动，操作模式等都需要进行优化。”

来自Sonics方面的消息称，MemMax AMP被定位在如何最大限度的帮助设计师充分利用现有标准总线架构，比如AXI。MemMax AMP获得的并行性数据流与通过标准AXI接口的一样多，而且可以按照存储器带宽效率，以及延时与带宽要求等因素来做出调度决策，最后通过单个AXI端口把一个合并读写请求的数据流传送到存储控制器，再利用分析工具就可以准确监控最终的性能。

作者：邵乐峰