仿真设计X-波段频率合成器

录入：edatop.com 点击：

目前，用于地球成像的微卫星系统的发射机要求具有更高的通信质量和更高的数据速率，使其能够以适当的质量，更高的工作频率及单位带宽上更多的信道发送图片或数据。同时发射机还要求功耗低、体积小。所有这些约束限制条件使整个系统的设计，包括元件的选择和评估变得相当困难。考虑到上面提到的所有那些要求，对整个设计非常关键的一个部分是频率合成振荡器。本文将介绍一种可用于微卫星发射机的X-波段频率合成器的设计方法。并讨论锁相环（PLL）的设计和电路中各器件的相位噪声问题（这些电路器件包括压控振荡器（VCO），鉴相器，温度补偿晶体振荡器（TCOX），分频器和环路滤波器）。仿真中还考虑了相关杂散和其对PLL频率合成器噪声性能的影响。环路滤波器系数计算的精确性对设计工作成功完成是非常重要的。在设计中，采用一种有效的估计方法对环路滤波器进行精确估计。

X-波段压控振荡器需要一个低噪声高频率的预变换器将其输出频率调整到电路中PLL频率范围内以实现锁相。现有的倍频器和分频器简化了X-波段和Ku-波段频率合成器的设计与实现。在仿真中参照了市场上器件的特性。高稳定晶体振荡器是选自Voltronics公司的10MHZ的TCXO；锁相环是国家半导体公司（National Semiconductor）的2326元件，这个元件能够对500MHZ到3GHZ的VCO锁相。因此，使用一个Hittite（12GHZ,1/8）的预比例变换器将频率范围扩展到X-波段。

设计和理论

图 1 给出了带有反馈的PLL线性模型。该PLL称为整数-N系统，意思是VCO频率和晶体频率是参考频率的整数倍。该锁相环中包含一个高稳定性晶体振荡器，一个频率合成器，一个压控振荡器和一个无源环路滤波器。而频率合成器包括一个鉴相器，一个电流充电泵，和一个可编程分频器。无源滤波器的优点是简单，低成本和低相位噪声。如果PLL的输入信号为：

而VCO的输出信号为：

假设，则相位检测器的输出可以表示为：

其中

假设VCO是一个线性器件，其输出频率随环路滤波器电压成比例变化，表示为：

其中：

由于相位是角速度的积分，从而VCO可表示为；

图1 频率合成器的方框图

图 2 给出了在本模型中所使用的三阶低通滤波器，其传输函数F(s)如下式（6）,为了能应用于该系统该滤波器需要有三个极点用于额外的参考抑制。

其中Z(s)描述了二阶环路滤波器的传输函数，形式如下：

将这些传输函数结合起来，便可以得到开环增益：

为了获得最佳的电路性能，我们需要对相位噪声进行估计以便设计适当的环路。这会影响合成振荡器中很多关键的工作特性，其中包括相邻信道功率。PLL中的相位噪声具有如下的一些来源。常见的噪声源包括晶体（TCXO）噪声，相位检测噪声和VCO的相位噪声。如果使用了TCXO，那么应该可以从生产商那里获取相应的噪声数据，以便在模型中使用参考值。像其他任何振荡器一样，由晶体本身引起的相位噪声简单近似为与频率偏移成反比。使用高阶的环路滤波器可以获取更高的精度，但是近似对于该项研究来说是个不错的起点。

图 2 环路滤波器电路设计

VCO噪声可以简单模拟为一个近似值，这个值反比于相对载波频率的偏移。PLL对VCO噪声起到了有效的高通滤波作用，这对带内相位噪声或相位误差起到了消除作用，但是对环路带外的VCO噪声却毫无效果。VCO相位噪声可以用下式表示³：

通过给定VCO噪声等式中的三个系数，在相对于载波的特定偏移下可以产生特定的噪声。

相位检测器噪声表示PLL中相位/频率检测器和分频器的内部噪声下界。对于在本文中使用的国家半导体的合成器，相位检测器噪声下界以1HZ的有效参考频率给出。噪声受到闭环传输函数G(f)的噪声成形作用，如下式⁴：

众所周知，参考边带和寄生输出在确定PLL频率合成器的噪声特性中起着重要作用。参考杂散为有害噪声边带，该噪声出现于基准频率的整数倍频率处，而且会通过混频器转移到发射机子系统变为有用信号频率。参考杂散的功率由下式给出²：

其中是基频的整数倍频率。

除杂散增益之外，杂散的噪声也是由PLL充电泵的不匹配和泄漏引起的。充电泵中的这两个因素能在VCO的调谐线上引起交流调制，这种调制可以看成FM调制。这样的FM调制会产生参考杂散。杂散电平如下²：

式中的泄漏杂散是由低基准频率处的泄漏效应引起参考杂散的主要部分。然而，在高基准频率处，不匹配是产生杂散的决定因素。

结论和讨论

本文使用Matlab对所描述的设计进行了电路仿真。在仿真中，我们使的特性模型为国家半导体的LMX2326可编程频率合成器和灵敏度为50V/MHZ的VCO 的。VCO来自General Microwave，此VCO使用的高性能晶体管，工作于基本模式而不是双push-push模式。同时还使用一个Voltronics的商用10MHZ温度补偿晶体振荡器，该晶体振荡器具有10Hz频率偏移下近似－110dB/Hz的相位噪声。该PLL使用了LMX2326元件，能够对500MHz到3GHz范围内的VCO进行频率锁定，使用一个Hittite公司的（12GHz,1/8）预比例变换器来将频率范围扩展到X-波段。HMC363预比例变换器是一个低噪声，8分频静态分频器。它使用InGaP/GaAs异质结双极性晶体管(HBT)技术，在100KHz频率偏移处具有–153 dBc/Hz的相位噪声，这有助于使用者保持良好的系统噪声性能。

在实际中，这样的PLL可以通过一个膝上型电脑和一根并口线缆来进行编程。可以使用由国家半导体公司提供的软件变化其频率，在该软件中PLL连续控制数据由三个输入（数据，LE和时钟）控制。为了调节信道频率，设计使用串行数据输入控制R 计数器的 15b和N计数器（包括来自A计数器的7 b和B计数器的11 b）18 b。此例子中，需要8025 到 8175 MHz的频率范围和1 MHz的信道间隔。因此，为使参考分频器 (R计数器) 等于 10 (00000000001010)b，同时 N 计数器等于 1010 : (A 计数器 = 18 (0010010) ，B计数器 = 31 (00000011111)), 输出频率 (P1 ¥ (32 ¥ B + A) ¥ 参考频率) 等于 8080 MHz.。

图3 给出了存在电阻噪声源与不存在电阻噪声源的情况下的总相位噪声。值得注意的是参考杂散并没有包含在总相位噪声中。结果表明在合成器的环路带宽内(10 Hz 到 10 kHz)，参考振荡器的电平比较高，这是由于闭环传输函数的幅值非常大，而当到达环路带宽边界时迅速下降。结果同样表明在合成器的输出端电阻噪声的影响非常小。图4给出了R2 和 R3的噪声－频率曲线。为了证明PLL的高通滤波器滤除了VCO噪声，在带内消除了相位噪声或噪声误差，图5显示了环路误差响应，这种误差响应是在开环和闭环响应间产生。

图 3 存在电阻噪声和不存在电阻噪声两种情况下的单边带噪声

图 4 电阻的噪声－频率特性

图 5 环路误差响应

在这种方法中，环路滤波器的设计是PLL合成器一个非常关键的部分。通常来说，一个低截止频率的环路滤波器不会在相邻频率抑制截止频率外的相位噪声，这是因为闭环负反馈范围非常窄。除此之外，这会使PLL响应变慢，而频率转换稳定时间（PLL锁定时间）变长，因此PLL寄生噪声就会受到抑制。相反地，增大截止频率能够提供更快的PLL响应和更短的锁定时间。然而，PLL的输出信号会受到频率调制同时含有高电平杂散。由于边带的寄生噪声影响相邻信道，可以通过缩小环路滤波器的带宽来抑制有害杂散⁵。对环路滤波器进行了精确估计以保证设计的精确性。图6 和图 7 给出了两个拥有不同截止频率的低通环路滤波器输出频谱和瞬态响应，在不同条件下对杂散电平，对相位噪声和频率瞬态进行了估算。

图 8给出了载波恢复PLL在解调中对单边带（SSB）相位噪声电平的影响，并验证了载波恢复PLL消除相位噪声的特性。载波恢复PLL将100Hz处的偏移抑制到一定电平，消除了越过判决界线的噪声。对曲线在载波两侧积分得到0.008弧度的均方根相位噪声和22.36dB的信噪比（S/N）裕量。