gsm 900 cse 二次谐波

录入：edatop.com 点击：

请各位帮忙分析如何解决gsm900 cse 二次谐波fail问题？畅所欲言！

都不说下是传导还是辐射

楼主说了，只是二楼没看清，CSE！

几个方向 :
1. 降功率，这是最简单的。

由上图可知，谐波是来自于组件的非线性效应，当然PA是最可能。
同时也可看出，主频功率降了，其谐波功率也会跟着降。
依照经验，主频功率降个0.5 dBm，其二阶谐波大概就会差个23 dBm，当然三阶的就降更多了。
假设EGSM 900在PCL 5的Target Power为32.5 dBm，
可以调NV或DAC，降成32 dBm试试。
2. 若是高通平台，可以调NV。
下图是PA_Enable、ANT_SEL、V_ramp三条曲线。

这三条曲线，对于谐波以及开关频谱，都会有影响，
建议PA_Enable比V_ramp早开启，而且最好能早一段时间。
而Ant_sel可以比PA_en早开启，也可以比PA_en晚开启，看怎样的NV值，其谐波以及开关频谱会最低。
当然 V_ramp是饱和PA才会有
若用的是线性PA那就是调Ant_sel跟PA_en
3. 检查DC Block
由第一点的图可知，DC Offset也是非线性效应之一，若流入PA跟ASM，会使其线性度下降。
除非是PA跟ASM已有内建DC Block，
否则PA的input跟output，都要摆放DC Block，检查一下是否有放。

但是由下图可知，虽然DC-Block使DC Offset减少许多，
但可能会使其波形产生脉冲瞬时响应，而导致谐波变大，因此需加以抑制。

以上图为例，1.5pF的DC-Block，会导致三阶的谐波变大，
因此需再串联22nH的电感，构成串联谐振，
来抑制GSM 850的三阶谐波(2509.8MHz)，
以及EGSM 900的三阶谐波(2707.2MHz)。

而由上图可知，多加一个68nH的落地电感，
其GSM 850/ EGSM 900三阶谐波的抑制能力，并未有所提升，
那么，为何要多这么一颗落地电感呢?
若以时域的波形来分析，我们发现若未加落地电感，其脉冲瞬时响应依然存在，

但若多加68nH的落地电感，则脉冲瞬时响应完全被抑制，

由于其三阶谐波，是来自于时域的脉冲瞬时响应，因此应从时域着手，
以落地电感，来抑制其脉冲瞬时响应，
如此方可真正达到抑制三阶谐波之效。
所以放了DC Block后你可能还要观察一下波形
另外DC Block的值也很重要是没错串联电容就能挡DC
但是如下图

倘若你值太小会使阻抗偏离许多若是在PA输出端
那就会进而影响Load-pull
4. 在PA输入端，就将谐波砍掉，避免因为PA的非线性效应，使其谐波更加恶化。
但这要看PA input的摆放零件，假设PA input只放一个串联的DC Block，
那只能自己额外放一个落地电容来砍谐波。

当然不同的电容值其频率响应就不同
同时对于阻抗的偏离程度也不同
由上图可以看到， 15pF的电容虽然对于2阶谐波有将近13 dB的抑制能力
但是主频部份也砍了7 dB同时阻抗也偏离许多
换景说，会有Mismatch Loss，
在这情况下，
15pF的落地电容，其insertion Loss跟Mismatch Loss加一加，
可能会使主频的讯号过低，甚至低于PA输入范围的下限。
因此除了考虑到谐波的抑制能力 , 还要考虑主频的衰减跟阻抗偏离
5. 承第4点，若PA input摆放π型，那原则上只能串联DC Block，
然后再摆一颗落地电容。
如前述，
那就是只摆一颗5 pF的落地电容，另一个落地组件不上件。

　倘若另一个落地组件也上5 pF，则主频会被砍过多能量，如下图 :

前述已说过，不是谐波抑制能力越大越好，还要考虑到主频会不会衰减过大。
6. 若PA input摆放T型，那就是DC Block加L型低通滤波器，

而其低通滤波器，建议用LC，不要用RC，因为绕线电阻具有很强的电感性，　
　其寄生电感容易使系统不稳定，
因此不可用于对频率敏感的应用中，例如RF走线。

由上图可知与落地5pF相比
若采用(4pF + 11nH)的组合同样的主频衰减量其二阶谐波的抑制量可以多5 dB
而若采用(4pF + 6nH)的组合同样的二阶谐波抑制量其主频衰减量可以少1 dB
这意味着LC低通滤波器的设计比单一落地电容还要来得弹性
同样的主频衰减量可以有较大的谐波抑制
同样的谐波抑制量可以有较小的主频衰减
7. 将PA input的阻抗调到50奥姆

由上图可知 PA的input 其实也是DA的output
所以将PA input的阻抗调到50奥姆
等同于提升DA的线性度如此DA产生的谐波就会降低
而PA是最大的非线性贡献者
如此可进一步避免PA输出的谐波过大

8. 调校PA的Load-pull :

由上图可知，不同的Load-pull，会有不同的谐波值。
以上图为例，谐波最低处，是位于第四象限，
因此可以将PA的Load-pull，调校在第四象限，
但PA的Load-pull一但更动，其他发射端的性能也会跟着变动，
所以前述的落地电容，或低通滤波器，设计在PA输入端，道理在此，因为怕动到PA的Load-pull。
而若调校后的Load-pull，救了传导杂散，但其他测项Fail，那就得不偿失。
而50奥姆的发射端性能，虽不是最好，但在输出功率、谐波、耗电流……等表现上，大致上还可以接受，
所以一般都是调校在50奥姆。
因此若真要调校，顶多是使其更接近50奥姆，
除非万不得已，再来考虑是否要调校在谐波最低处，
同时要确认其他的发射测项，是否会因此Fail。
9. 换PA

如上图所示，一般PA的datasheet，会有谐波的量测值，
因此可以换个pin-to-pin，但谐波较小的PA，
但同第8点，如此一来，其他发射端的性能也会跟着变动，
等于Load-pull要重调，发射端测项要重新测试，
若新PA救了传导杂散，但其它测项Fail，那就得不偿失。
况且现今平台，多半已使用MMPA，如下图 :

亦即GSM/WCDMA/LTE的发射端性能，通通受影响，影响层面极大，
因此除非真的解不掉，再来考虑这步。
10. 电源方面
假设收发器或PA的电源，稳压不好，或有IR Drop，
或其电源走线载有高频噪声，都会使发射端性能劣化，
当然也包含传导杂散。因此可以先针对收发器跟PA，同时额外供电，

倘若问题依旧，那原因就不是出在电源，
若问题改善，那就看问题是出在PA的电源，还是收发器电源，
一般是出在PA电源居多。稳压方面的话，就加大其电容值，因为电容值越大，其ESR越小，稳压效果越好。
而高频噪声的话，则是看电源走线附近，有无高速讯号走线，或RF走线。
最常见到的情况是，Shielding Cover盖上去后，其传导杂散变大，
而这来自PA的机会较大，如下图 :

因为PA的能量本来就很大，加上体积较大，离Shielding Cover更近，
所以这表示PA耦合到Shielding Cover的能量同样很大，
若Shielding Cover接地良好，
原则上PA耦合到Shielding Cover的能量，会通通流到GND，
但若Shielding Cover与Shielding Frame的接触不够好，
那么PA耦合到Shielding Cover的能量，有一部分会反射，
若是打到PA电源，使PA电源上载有RF高频噪声，如下图 :

那么此时传导杂散就会劣化。
此时可以做实验，去验证是否PA输出讯号打到上述走线，如下图 :

记得要加DC Block，避免电源的直流讯号，回灌到CMU跟PA，
原则上这样的实验，其发射性能是一定会劣化，
但要观察是否为Shielding Cover盖上去后的现象，
倘若同样的现象完全复制出来，才可判定Root Cause是PA输出讯号打到电源走线，
例如Shielding Cover盖上去后，其传导杂散会Fail，但相位误差依然Pass，
而上述实验却是传导杂散跟相位误差都Fail，那就不能证明是PA输出讯号打到电源走线。
而若证明出来，确实是Shielding Cover盖上去后，PA输出讯号打到电源走线，
那么可透过加强Shielding Cover与Shielding Frame的接触，

以及加强Shielding Cover与Housing金属的接触，

使其耦合到Shielding Cover上的发射讯号，通通流到GND。
11. Layout方面
检查一下稳压电容跟bypass电容，是否离PA过远，
若离过远，那么即便加大稳压电容的值，
或是找出高频噪声的频率点，其稳压跟滤波的效果，也会不如预期，如下图 :

而稳压电容需直接下到Main GND，
便是避免已流到GND的瞬时电流，透过共同的GND，又再流入上述的IC中，
尤其是PA稳压电容，绝不能与其他IC的稳压电容表层一起共地，否则全都会受瞬时电流影响，如下图 :

前述说过, 可以先针对收发器跟PA，同时额外供电，去观察Root Cause是否来自电源,
而电源可能引起的问题, 除了前述的稳压不够, 高频噪声, 再来就是IR Drop，
可以在PA操作时，量一下电压，看跟预期的相差多少，
若相差太多，那就是Layout改版时，电源走线要短一点，线宽宽一点，
若是有穿层，记得Via要多打，如下图 :

由上图可知，若Via打太少，等同于穿层时的线宽很细，这会使IR Drop变大，
因为Via有等效电阻, 所以Via打越多，等同于越多等效电阻并联,
而电阻是越并越小, 如此可有助于IR Drop的缓和。
12. 检查PA是否在架桥下
前述提到，
若作了第10点Coupler回灌PA输出的实验，但现象却与Shielding Cover盖上去的现象不一致，
那就不能证明是PA输出讯号，打到上述走线。
那么Shielding Cover盖上去后，其传导杂散劣化现象，
可能是来自于Shielding Cover与PA内部Bond Wire的寄生效应，尤其是Shielding Frame的架桥，

因为相较于Shielding Cover，其架桥的高度又更小，
当Shielding Cover盖上去后，会再更进一步压缩PA与架桥的距离。
倘若PA刚好在架桥下方，那寄生效应会很大，其PA的特性可能会有所改变，导致发射性能劣化，
因此倘若Shielding Cover盖上后, 其二阶谐波Fail, 可进一步观察其他Tx测项是否一并劣化.
如果是, 那表示问题是来自寄生效应，
那么就是Shielding Cover的高度，以及架桥的位置，要重新调整。
再不然就是PA上方的Shielding Cover，直接破孔开天窗。
所以Placement时，PA尽量不要在架桥跟Shielding Frame的屋檐下方，避免寄生效应。