机器在送CTA时传导杂散过不了

超标多少啊？

lz也不说清楚硬件条件大致是什么样的，还有是哪个频段在哪个点fail了呢，不然没人能给你答案

后面加滤波器呗。

换个CPU试试，我遇过这种情况，换CPU就可以了

楼上的兄弟说换CPU？这个倒是第一次听说！
对于这个问题还得看看你是什么杂散了，是带内，还是带外？如果是带内的话，问题严重了，基本是匹配无法解决的，看看PCB走线，然后改版。如果是带外，幸好你用的不是TX MODULE，否者也是个麻烦事了。你只要在相应的频段传一个相对该频段来说较大的电感，或者是并小电容就可以解决。

具体问题？

哥们正解，另补充一下，有时候杂散是由于PA的供电纹波大造成的，这个时候就需要调整供电上的滤波电容。

传导杂散处理方法
1.调Load-pull 提升PA的线性度
或是调到Harmonics最低的阻抗点



但是要注意其它Tx Performance会不会劣化 不要为了一个传导杂散Pass
结果其它测项Fail
2.Finetune PA电源的稳压电容 电源弄不好 啥事都会发生
3.在PA输入端 用一个RC低通滤波器 把谐波滤掉
但注意不要设计在PA输出端 因为会影响Load-pull
可能会产生其它Tx测项Fail的副作用 除非有验证过
另外 电阻不要用Wirewound的 因为内部寄生电感太大
不适用于高频
4.若PA没内建DC Block记得PA输入端要加避免DC offset流入PA
导致PA线性度下降
5.若是高通平台 可以调Ant_sel的NV
如果Ant_sel要比PA_en早开启 要早多久
如果Ant_sel要比PA_en晚开启 要晚多久
这都可以调



反正最后你就看怎样的NV值 其谐波以及开关频谱会最低 这样就行了
6.
不只PA要注意线性度，其ASM(Antenna Switch Module)也要注意线性度，
若PA线性度不佳，一样会产生DC Offset，若流入ASM，同样也会使ASM线性度下降，
进而使发射端的性能皆有所劣化，因此若ASM输入端未内建DC-Block，
则会在ASM输入端，串联电容来隔绝DC Offset。
然而由下图可知，虽然DC-Block使DC Offset减少许多，
但可能会使其波形产生脉冲瞬时响应，而导致谐波变大，因此需加以抑制。



1.5pF的DC-Block，会导致三阶的谐波变大，因此需再串联22nH的电感，
构成串联谐振，来抑制GSM 850的三阶谐波(2509.8MHz)，
以及EGSM 900的三阶谐波(2707.2MHz)。



而由上图可知，多加一个68nH的落地电感，
其GSM 850/ EGSM 900三阶谐波的抑制能力，并未有所提升，
那么，为何要多这么一颗落地电感呢?
若以时域的波形来分析，我们发现若未加落地电感，
其脉冲瞬时响应依然存在，



但若多加68nH的落地电感，则脉冲瞬时响应完全被抑制，



由于其三阶谐波，是来自于时域的脉冲瞬时响应，因此应从时域着手，
以落地电感，来抑制其脉冲瞬时响应，如此方可真正达到抑制三阶谐波之效。
其它详细原理 可参照



在此就不赘述

楼上工程师，
关于第5点，Ant_sel比PA_en早开启或晚开启都可以吗？这个时间一般怎么控制？
关于第6点，能否用大点的隔直电容，比如56pF？串个1.5pF再串22nH，是否会导致900M甚至1800M的有用信号损耗太大？

依高通文件说法 是都可以
至于怎么控制 其实也没啥一定的准则
反正最后你就看怎样的NV值
其谐波以及开关频谱会最低 这样就行了
至于大点的隔直电容，比如56pF
你是想问说
这样是否就能避免产生脉冲瞬时响应?
基本上 这种时域波形的分析
可能要实际透过示波器去观看波形 才能下定论
串个1.5pF再串22nH，是否会导致900M甚至1800M的有用信号损耗太大？
这基本上应该还好
你看900M那边的Insertion Loss应该不算大
但1800M就很大了Insertion Loss至少 15 dB
可是 主频是900M 就算砍到1800M 也没差啊
而且这样还可以降低900M的2倍谐波 不是更好?
由于GSM PA
一定是Low band一路 High Band一路
串个1.5pF再串22nH 这种组合
当然就不会放在High Band 因为会砍到DCS 1800/PCS 1900的主频

PA到开关之间一定要保证 Insertion Loss尽量小，因为这里的损耗要是大了的话损失的绝对能量就很大，对于耗电的增加是很恐怖的，甚至max power 会出不来。
不知道对于900MHz的损耗到底有多大，楼上工程师能不能算一下？是否串一个56pF左右的电容就能达到较好地DC-block的作用？

申明：网友回复良莠不齐，仅供参考。