DC-DC 理论效率

录入：edatop.com 点击：

有哪位资深工程师能解释清楚从DC-DC的原理及理论上分析哪些因素影响它的被效率，前提是电感和续流二极管都是理想状态，谢谢！

那主要就是开关管的导通时间和存储时间（bip）特别是后者了。对于外围线路主要是负载影响效率了。

如果只是这个原因的话，是否说单纯提高开关频率就可以使效率提高？另外负载是如何影响效率的？就是说如何根据不同负载来设计得到高效率？再谢谢了！欢迎资深工程师来讨论，不要让研发网失去人气。

并不是频率越高越好.因为开关管不仅有开关损耗,还有交流损耗,而且,现在交流损耗一般比开关损耗大(基本拓补结构). 至于负载影响效率,还是开关管的影响,重载,开关管流大电流,势必是损耗上去.所以现在有很多IC芯片在轻载时采用降频技术,使损耗下降

从IC设计方面考量,可从以下进行考虑和查找资料:
主要分为
1.开关损耗
2.交流损耗
3.交叠损耗
4.驱动损耗(较小)
由效率最优化考虑可找出驱动mosfet 最优size和tape ratio

手机天线设计培训教程详情>>

国内最全面、系统、专业的手机天线设计培训课程,没有之一;是您学习手机天线设计的最佳选择...【More..】

易迪拓培训课程列表详情>>

我们是来自于研发一线的资深工程师，专注并致力于射频、微波和天线设计工程师的培养。