- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
关于高通CDMA平台的灵敏度问题
录入：edatop.com 点击：
高通的单芯片方案6085，灵敏度总受屏蔽罩干扰。各位的项目灵敏度能做到多少啊？
元器件选型，Layout和软件方面有啥能改善的地方吗？
元器件选型，Layout和软件方面有啥能改善的地方吗？
有过同等经历的路过
将屏蔽罩接收Pin的投影区挖掉吧，没有办法。
板测-108以上,在LNA前的几个器件对应的屏蔽罩上方挖掉,影响2DB左右,DDR的驱动能力可以减小点,
这种方法不适用于屏蔽罩上面紧贴着金属的项目啊。类似键盘板等电池等等的。
DDR的驱动能力？能说的详细点吗？是指EBI吗？
是的,估计会有0.5DB的改善吧.可是试试吸波材料,或者在电路上想想办法
EBI1驱动能力，这个倒没有验证过，当时让软件给改来着，软件怕不稳定不肯改；
我记得EBI1有8级驱动能力，默认第4级，如果对DDR走线比较有信心的话，可以改成1级试一下；
有结果的话记得通知一下哈
0.5dB啊，有些杯水车薪了。话说我们软件也是不愿意改。除了吸波材料，电路上有啥方法吗？
恩，我们软件也是不肯改。有结果了一定通知
坐着楼等。
对了，再问一下楼主，降低TX功率对灵敏度有影响吗？我忘了我们当时是否有影响了，先确定是EBI1这儿的干扰。
还有，你们的layout有按照80-VC881-25来做吗？芯片的数字地和模拟地是否分割了？
在射频出现的屏蔽罩的挡墙也需要挖掉0.3mm的高度，还有屏蔽罩的地孔一定要足够的多，以减少寄生电感电容。
申明：网友回复良莠不齐，仅供参考。
上一篇： 手机PhoneOff 再注册的问题
下一篇：射频基础知识
