- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
一篇很有借鉴价值的文章--4.75GHz低相噪DRO-PLL.
很多东西还是不得要领.发现国外的一些产品用的器件也一般,但是出来的相噪却很好,有同行解释
说是 采用了并行双环路,这块资料也没找到,希望有知道的 同行给些建议.
若大家在设计中遇到问题也可以在此写出,我尽力帮大家解答.
4.75GHz低相噪DRO-PLL的设计与实现,这篇文章还是不错的.推荐给大家.
Y740856.pdf :
点击下载...
摘要 4-5
ABSTRACT 5-8
第一章 引言 8-12
1.1 频率合成器概述 8
1.2 介质谐振器振荡器概述 8-11
1.3 本课题完成的主要工作 11-12
第二章 锁相环基本原理和噪声分析 12-27
2.1 锁相环的基本原理 12-15
2.1.1 鉴相器(PD) 12-13
2.1.2 压控振荡器(VCO) 13
2.1.3 环路滤波器(LPF) 13-15
2.1.4 环路的模型 15
2.2 锁相环路的线性相位模型 15-17
2.3 锁相环的环路设计 17-21
2.3.1 无源环路滤波器 17-20
2.3.2 有源环路滤波器 20-21
2.4 锁相环的噪声分析 21-27
第三章 振荡器概述 27-36
3.1 振荡器设计 27-28
3.2 振荡电路 28
3.3 RF 振荡器的分类 28-29
3.4 振荡器噪声 29-36
第四章 介质谐振器压控振荡器的原理 36-48
4.1 加载带阻滤波器型介质谐振器振荡器的工作原理 36-39
4.2 传输型介质谐振器振荡器的工作原理 39-42
4.3 并联反馈型介质谐振器振荡器的工作原理 42-44
4.4 串联反馈型介质谐振器振荡器的工作原理 44-45
4.5 电调谐介质谐振器振荡器 45-48
第五章 4.75GHZ 低噪声频率源的设计、仿真与调试 48-61
5.1 并联反馈型介质谐振器压控振荡器的低相噪设计 48-53
5.2 锁相环路设计 53-55
5.3 频率源的调试与结果分析 55-61
参考文献 61-64
致谢 64-65
附录 65-68
先赞再看
LZ好人啊,刚好需要这个东西
楼主能留下联系方式或联系我吗?QQ:52763609,小弟是做这个的,有些问题想交流交流
楼主实现过1.3-1.6G的频合吗?想知道有什么好的方案推荐,谢谢。
好东东。谢谢楼主
有没有具体的指标,也在关注这方面进展,双环没什么,就是成本,体积,之类的,可也在这讨论一下,也在做这方面东西。
我现在实现的是一个1.6G-2.1G的PLL,相噪要求
≤-78dBc/Hz @100Hz
≤-88dBc/Hz @1kHz
≤-98dBc/Hz @10kHz
≤-115dBc/Hz@100kHz
≤-130dBc/Hz@1MHz
单环实现起来 基本做不到,但是我看有厂家用的 主要IC跟我的一样,但是人家就实现了. 双环是采用并联的模式吗,对与有源的环路 又有什么建议呢.
531A3 我给你回了信息.
非常不错的文章,谢谢楼主
谢谢楼主的分享!要是人人都像楼主那么慷慨!中国的RD就有福气了!谢谢!
谢谢楼主
嘿嘿,这文章还不错的,需要的人这么少,顶的人不多吗
申明:网友回复良莠不齐,仅供参考。
上一篇:手机DTV的DVB-T调制方式求助
下一篇:手机RF设计Q&A (一)