- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DCS PCL15 PVT 左下台阶超标（附图）
录入：edatop.com 点击：
请教DCSPCL15PVT 左下台阶超标
应该是时序问题，修改下开关和PA打开的时间试下
时间早一点那个红圈是时序问题，看看PT1时间的时候，ASM和PA不要打开。
时间迟一点那个红圈要修改DC offset或者ramp profile.
在A点，transceiver已经打开，PA的TX_ON 有效，此时的隔离度取决于transceiver的输出功率，PA Offset电压的大小，ASM的状态
对于transceiver的输出功率，要取决于平台在此时是不是有寄存器可以设置了
对于PA_Offset, 一般都有对应的寄存器
对于ASM的状态，一般idle状态和RX状态下的输入输出之间的隔离度是有区别的，所以可以更改驱动来找到比较好的隔离性能
在B点，TXpath都已经打开，建议是将ASM的打开时间略微之后几个Qbit来获得更多的裕量
楼上是资深工程师，能给点这个方面的资料吗？
没有啥资料，去看手机射频的射频驱动就可以了
不知道楼主解决了没有，现在我有个项目也出现这个问题，楼主出来说说哦，谢谢！
如果是MTK平台的很好弄
楼上的兄弟， 图上A点FAIL ，用的6139+08155B,时序上怎么弄啊!谢谢指导！
在软件上把PT改一下,可以把图形朝右移点,把18改成12看看,
也可以在META工具上调一下看看
/*MT6139E*/ #defineQB_PT1 12 //14 //16//18
改PT1
在这个l1d_custom_rf文件里面
申明：网友回复良莠不齐，仅供参考。
上一篇：3G数据卡射频主路和辅路放在左边还是右边有明确规定吗？
下一篇：有没有用过瑞萨PA RPF89007B的，来交流下
