待机电流过大，为什么？

录入：edatop.com 点击：

工程师们请帮我解决啊:我一客户反映我的待机电流过大,我分析过所有原因,在于保护carema的那3个TVS器件上,把那3个TVS器件换成ESD器件就一切正常了,大早以为是因为TVS的问题造成漏电流,但我测过在SLEEP模式的情况下,carema上的数据线都没有信号,只有I2C线上有高电屏,而我也确认LDO已经关了,到底什么回事啊,工程师们帮帮忙.

1。I2C的上拉电阻多大，4.7K可能会造成1mA的漏电。
2。TVS的工作电压是多少，如果太低，有击穿的可能。
3。TVS有没有极性？如果极性放反，可能会造成大电流。

我的经验：
1、IIC的上拉电阻会漏电
2、控制senser sleep的那个GPIO漏电

楼主用的是哪家的TVS管，我曾经用了一个厂家的TVS管也同样有漏电的情况，
后来发现，他家的TVS管spec与实际不相符，
就是反向击穿电压VBR偏低

4.7K是建议电阻，没必要修改，参考设计就是这样
I2C总线当没有信号时总是处于高（= VIO），根本不会有leak current,只有有信号拉低时候才有电流，而通常I2C一个CLK有效时间是很短的，这个有效时间是动态的。如同PWM控制一样有效持续时间（占空比）很短。
如果是关LDO，那么SLAVE I2C接受端IO电平就未知，IO状态未知的情况下就可能发生主-1、从-0的电平GAP而导致静态电流泄露
所以我在很多地方都指出了关LDO这种粗暴设计的弊端。原因在此。

以上是对于非同步关断的情况，即HOST上电，SLAVE关机的可能存在IO bus current leakage分析。所以，只有保持POWER SUPPLY同步供应，或者符合上电下电时序：SLAVE要么处于SUSPEND，要么处于RESET（此时电流消耗极小），而不可关闭电源，这样就能使IO状态兼容，不致引起从设备失电而通过主设备BUS漏电的现象。
I2C，SPI，I2S，DATA BUS这些总线连接受制于此情况，而UART，USB等总线允许主、从设备电源非同步供应！
关于IC失电IO口状态：
可能为1，也可能为0。IO口状态是由内部MOS通/断来决定（在正常工作情况下寄存器控制内部MOS输入极电平），当完全失电时，MOS输入极呈现高阻，此时IO内部MOS极易受EMI干扰而状态0/1反复翻转，也就是IO内部MOS时而导通时而截止（也就是状态未知），当MOS受干扰导通的瞬间，也就是对地低阻，此时就发生漏电的情况！
采用OV Image Sensor IC的Module很多都在广东一带小厂Assembly,各配套厂家设计与品质控制水准差异较大。我怀疑某些型号OV的Sensor PWDN PIN并不是使Image Sensor进入SUSPEND，而是彻底关了VDD？！Sensor是挂在MMP上作为MMP的SLAVE，当SENSOR关闭时候，MMP如果保持上电，就有可能存在IO状态不兼容（HOST配置输出高 VS SLAVE掉电输入低阻），这样通常解决是连MMP的VDD及I2C上拉VDD也一同关闭。但是这也只解决了CAMERA的静态电流问题，在MMP开启的时候（如解MP4），一样还原到了漏电的情况，只不过MMP使用时间远少于MMP与CAMERA关闭时间，表现不明显而已！
但是另一个问题：MMP作为BB来说，又是BB的SLAVE，关MMP LDO会造成BB与MMP的IO状态不兼容。可能ARM核设计比较好，低功耗与EMI性能优秀，静态IO漏电流出现的可能性（时间比）不是很大，但毕竟是系统供电架构设计的隐患。
所以在同一系统中尽量避免电源非同步供应的模式。有些摄像头模组厂应该多考虑改进下控制电路，而不是由DH来迁就设计

上一篇：制程如何控制漏感不良
下一篇：背光驱动设计的误区