基于Cyclone III FPGA的DDR2接口设计分析

DDR SDRAM是Double Data Rate SDRAM的缩写，即双倍速率同步动态随机存储器。DDR内存是在SDRAM内存基础上发展而来的，能够在时钟的上升沿和下降沿各传输一次数据，可以在与SDRAM相同的总线时钟频率下达到更高的数据传输率。虽然DDR2和DDR一样,都采用相同采样方式进行数据传输，但DDR2拥有两倍于DDR的预读取系统命令数据的能力。也就是说，在同样100MHz的工作频率下，DDR的实际频率为200MHz，而DDR2则可以达到400MHz。DDR2还引入了三项新的技术，它们是OCD、ODT和Post CAS。
　　我们的设计采用Altera公司Cyclone III系列型号为EP3C16F484C6N的FPGA作为控制器，以Micron公司生产的型号为MT47H16M16BG-5E（16M×16bit）的DDR2 SDRAM为存储器。用一个IP核完成对4片DDR2的控制（带宽为64bit），且DDR2的最高速率可达200MHz，以此完成对数据的高速大容量存储。由于采用一个DDR2的IP核进行控制，所以4片DDR2以地址和控制线共用、数据线独立的方式进行管脚连接。

EP3C16只有TOP和BOTTOM边的BANK支持200MHz DDR2接口（因为DDR2管脚的特殊要求，DQS、DQ、DM管脚在FPGA上都需要专用管脚），且最高速率可达200MHz。
　　表1中Column I/O是指Top和Bottom I/O，Row I/O是指Right和Left I/O。Hybrid mode是指由Column和Row I/O混合。
　　从表1中可以看出，Cyclone III只有6系列的FPGA在Top和Bottom BANK才支持200MHz频率的DDR2。为了满足设计要求，我们将4片DDR2分别挂在FPGA的Top和Bottom的4个BANK。
　　从表2中可以看到，EP3C16 F484封装系列的FPGA每个边所支持的DQS和DQ组。因为在DDR中若干个DQ是由一个DQS进行采样的，所以FPGA以若干个DQ和一个DQS为最小单位进行分组。

  如Number of ×8 Groups，其中×8就是指8个DQ，一个DQS即和8个DQ组成一个Group（即这8个DQ由这一个DQS进行采样）。FPGA分别有Left、Right、Top和Bottom四边，其表示FPGA的每边都支持4个DQS和DQ组，而每一边有两个Bank，即每个Bank都支持两个×8架构的DQS和DQ组。

由于设计中采用Top和Bottom边的Bank，这里以第3个Bank的DQS为例进行说明。在图2可以看到，FPGA的Bank3有三个DQS，分别为DQS1B、DQS3B和DQS5B。由于每组DQ都要和各自对应的DQS配对，所以理论上DQS1B应该和DQ1B为一组，DQS3B应该和DQ3B为一组，DQS5B应该和DQ5B为一组。

展示了FPGA管脚中的DQ分配。可以看到，对于×8架构的DDR2，Bank3只有DQ3B和DQ5B，且DQ3B和DQ5B各自都有9个，DQS1B其实没有属于自己的DQ。其实在Bank4中还有1个DQS2B和8个DQ2B，1个DQS4B和8个DQ4B。
　　而对于×16架构的DDR2，则有18个DQ3B和1个DQ5B，DQS1B没有属于自己的DQ，其实在Bank4中还有17个DQ5B，这样在Bank3和Bank4中一共就有18个DQ5B。
表3 FPGA BANK Pin

在×32架构的DDR2中则有19个DQ5B，没有DQ1B和DQ3B，在Bank4中还有17个DQ5B，这样在Bank3和Bank4中一共就有36个DQ5B。
　　对于×9/×18/×36这里暂不讨论，其为QDRII SRAM设计，其多余DQ做奇偶校验使用。
　　从表4可以看出FPGA是如何支持不同架构的DDR2的，还可以知道同一组的DQ不一定在同一个Bank，不是每个DQS都有自己的DQ，即使DQS有自己的DQ，其DQ数量也不一定相同。