DVB_C机顶盒中的视频信号处理

    摘要：机顶盒是交互式电视的关键技术之一。从ＭＰＥＧ ２解复用、视频编解码、视频输出、视频与音频的同步等方面介绍了ＤＶＢ＿Ｃ ＳＴＢ中的视频信号处理技术。

    关键词：数字机顶盒  同步  交互式电视（ＩＴＶ）

随着信息技术的高速发展，通信技术、计算机技术、电视技术已进入了相互结合的新时代。方兴未艾的交互式电视（ＩＴＶ）正是这种结合的具体体现。所谓交互式电视，是一种受观众控制的电视，在节目间和节目内观众能够作出选择和决定，是一种非对称双工形式的新型电视技术。数字机顶盒是其中的关键技术之一。作为ＩＴＶ系统中的用户终端，它是普通电视与宽带传输网络之间的桥梁。通过ＳＴＢ，用户可在普通电视机上收看高清晰度（如ＭＰＥＧ ２标准）的图象；并且足不出户，就可享受到视频点播、家庭购物等一系列诱人的服务。

笔者所设计的是用于有线电视的机顶盒，主要功能是将数字电视信号转换成模拟电视信号，使得在模拟电视向数字电视的过渡期间，模拟电视机能够接收到数字电视节目；并在此基础上增加了视频点播、火线接口（ＩＥＥＥ １３９４）等功能。机顶盒的内部结构主要分为视频信号处理与音频信号处理两大部分。其中，视频信号处理包括两部分：（１）视频信号自身解复用、解码和格式转换的处理；（２）视频信号与音频信号的同步。

１ 系统结构

图１是笔者所设计的机顶盒的功能模块框图。

系统选用了ＶＬＳＩ公司的开发平台：ＶＥＳ２７６１评估板以及ＪｕｍｐＳｔａｒｔ ＡＲＭ ３．３ａ开发软件。

前端部分接收有线电视电缆输出的信号，进行频率变换、ＱＡＭ解码、解交织、解ＲＳ码、解扰等处理后，输出ＭＰＥＧ ２解复用前的标准码流，即传送码流。这部分主要由一片ＶＥＳ１８２０芯片完成。

解复用和中央处理器（主控ＣＰＵ）集成在一片芯片ＶＥＳ２７００上。ＭＰＥＧ ２传送码流被解复用为系统流、视频流和音频流三个部分。ＶＥＳ２７００还提供ＩＥＥＥ １３９４、ＩＥＥＥ １２８４、ＲＳ２３２、Ｍｏｄｅｍ、Ｉ２Ｃ、智能卡和红外通信等接口。

芯片ＶＥＳ６１００需要一片外部的ＳＤＲＡＭ（至少２ＭＢ），就可以作为一个ＭＰＥＧ ２（ＭＰ＠ＭＬ或者ＭＰ＠ＳＬ）解码系统工作，并将解码后的数据流分音频信号和视频信号输出。音频信号再经过ＰＣＭ解码、放大，可以直接作为扬声器的输入信号。经机顶盒输出的信号可以符合各种格式，如：ＲＧＢ、Ｓｖｉｄｅｏ、复合视频信号等，也可以是各种电视制式：ＮＴＳＣ、ＰＡＬ、ＳＥＣＡＭ等。ＶＥＳ６１００同时实现ＯＳＤ（屏幕菜单显示）功能。

在上行信道，用户所发出的信息，例如选择的电视剧片名信息经过调制——通常是ＱＰＳＫ调制（ＱＰＳＫ抗干扰能力强）后，发送到电视台。

２ 解复用单元

ＶＥＳ２７００包括两个独立的微处理器：（１）用户化的ＲＩＳＣ微处理器用于解复用，即传输解复用子系统；（２）ＡＲＭ７０３＿ｔ Ｈｏｓｔ负责操作系统和ＯＳＤ，控制Ｉ／Ｏ操作等。这两个处理器并行工作，无资源竞争。ＡＲＭ７０３的４Ｋ字节Ｃａｃｈｅ，可以用单指令周期访问部分代码。高级的内存管理机制保证代码，如实时操作系统，保存在Ｃａｃｈｅ中。

ＶＥＳ２７００拥有４条独立高速总线，以防止瓶颈。４条总线分别为：（１）信道数据输入总线；（２）连接ＤＲＡＭ控制器的总线；（３）ＡＲＭ７０３＿ｔ Ｈｏｓｔ总线，这条总线与Ｉ／Ｏ总线及其外设接口；（４）连接各种外设的Ｉ／Ｏ总线。

ＶＥＳ２７００提供专用硬件来支持多种软件功能，例如，ＣＲＣ校验、传输滤波、ＩＲ控制等功能。ＡＲＭ７０３＿ｔ微处理器提供的库可实现软件Ｍｏｄｅｍ功能。

传输／解复用子系统采用了用户化、高性能的ＲＩＳＣ处理器，它有自己专用的１２８Ｂ指令ＳＲＡＭ和５１２Ｂ数据ＳＲＡＭ，以６０Ｍｂ／ｓ的速率处理ＭＰＥＧ２传输码流、ＰＥＳ，并解析成ＭＰＥＧ２包，将相应的数据传给视频、音频、电文、应用信息等队列（位于外部ＤＲＡＭ中），并支持ＣＡＳ（Ｃｏｎｄｉｔｉｏｎａｌ Ａｃｃｅｓｓ Ｓｙｓｔｅｍ）管理、丢失包检测、ＰＣＲ恢复、视频和音频的同步等功能。统一的内存结构满足了传输／解复用子系统和ＡＲＭ７０３的需要。ＲＩＳＣ支持３２种不同队列。内存控制器通过队头、队尾指针来管理每个队列。ＭＰＥＧ ２解码器（ＶＥＳ６１００）从这些队列中读取数据。

视频队列操作模型：为了将视频数据写入视频队列，ＲＩＳＣ将“０”队列号及有效数据写入ＤＲＡＭ 缓存。当有相同队列号时，内存控制器将：（１）区分相关队列头指针；（２）将数据写入头指针所指的ＤＲＡＭ位置；（３）更新头指针。

在系统初始化时，ＡＲＭ７０３－ｔ从外部存储器（Ｆｌａｓｈ Ｍｅｍｏｒｙ）下载微码到片内双口ＳＲＡＭ。ＲＩＳＣ以４０．５ＭＨｚ的时钟速率执行ＳＲＡＭ中的微码。传输／解复用单元可同时处理３２ ＰＩｄｓ（Ｐａｃｋｅｔ ＰＩＤｓ），支持运输包及其净负荷数据、ＰＥＳ包及其净负荷数据，输出程序流小包。

传输／解复用处理器和ＡＲＭ７０３－ｔ共享２个存储器，用于存储代码和数据表。ＲＩＳＣ指令ＲＡＭ（Ｉ－ＲＡＭ）占用起始的１．２５ＫＢ地址空间，ＡＲＭ７０３对Ｉ－ＲＡＭ可读写而传输／解复用处理器 ＲＩＳＣ对Ｉ－ＲＡＭ只可读不可写。ＲＩＳＣ数据ＲＡＭ（Ｄ－ＲＡＭ）占５１２Ｂ。Ｄ－ＲＡＭ是双口访问存储器，可被ＲＩＳＣ和ＡＲＭ７０３读写。这２个ＲＡＭ映射到ＡＲＭ７０３和ＲＩＳＣ的地址空间。

代码和数据按下列步骤下载：

（１）启动后，通过设置ＲＩＳＣ控制寄存器停止位暂停运行传输／解复用处理器，代码写入ＲＩＳＣ ＳＲＡＭ，恢复停止位；（２）如果ＲＩＳＣ在运行，先停止打包器，再停止ＲＩＳＣ（设置停止位），然后将新代码写入ＲＩＳＣ ＳＲＡＭ。

３ ＭＰＥＧ Ａ／Ｖ解码器接口

ＶＥＳ６１００需要外部ＳＤＲＡＭ才能工作，最多支持３２Ｍｂｉｔ ＳＤＲＡＭ，其大小决定于分辨率和操作模式的需要，同时支持复合视频、Ｓ端子、立体声、模拟和数字ＩＥＣ９５８音频输出。ＶＥＳ２７００的Ａ／Ｖ操作模式中，视频和音频可以选择为串行或并行。

系统中采用了串行视频串行音频模式，因为此时与外设接口最为方便，而ＯＳＤ的带宽最大。根据所选择的模式，在本设计中，Ａ／Ｖ操作模式寄存器设置如下：

０ｘ１Ｃ＝０ｘ１８００

０ｘ５０＝０ｘ００４０

０ｘ７０＝０ｘ００４２

ＶＥＳ２７００与ＶＥＳ６１００的连接如图２所示。

４ ＶＥＳ６１００对视频信号的处理

ＶＥＳ６１００芯片是一种ＭＰＥＧ２解码器，其内部结构框图如图３所示。

该芯片包括３个子系统：

·ＭＰＥＧ１／２音／视频解码器；

·ＯＳＤ子系统；

·ＮＴＳＣ／ＰＡＬ／ＳＥＣＡＭ 编码器。

其中与视频信号密切相关的模块如下：

视／音频流处理器ＶＡＳＰ

ＶＡＳＰ解码视频和音频数据。在视频模式，ＶＡＳＰ按照ＭＰＥＧ１／２语法，从视频流中有层次地解出定长码和变长码，然后将这些码翻译成指令和数据（８×８ｂｉｔ ＤＣＴ数据块），传送给ＭＳＰ。ＶＡＳＰ也执行错误检测和掩蔽以及解码系数的反量化。

ＭＰＥＧ信号处理器ＭＳＰ

作为ＶＡＳＰ的从属单元，ＭＳＰ接收反量化系数及ＶＡＳＰ的一系列指令，执行与ＭＰＥＧ１／２解码相关的所有数字信号处理任务，包括：

·ＩＤＣＴ（反ＤＣＴ变换）；

·二维半象素滤波计算；

·块重建算法和运动补偿。

ＭＳＰ的输出是４:２:０格式的象素数据，存储在外部ＳＤＲＡＭ中，供显示之用。

视频图象处理器ＶＧＰ

ＶＧＰ对已完成解码的视频数据进行处理，例如４:２:０视频格式转换成４：２：２视频格式。它还执行图象重叠、ＯＳＤ等功能。

ＶＥＳ６１００作为微处理器（ＶＥＳ２７００）的一个从设备工作。上电后，ＶＥＳ２７００初始化ＶＥＳ６１００和可编程寄存器，传输压缩视／音频数据到串口或８位宽并口。然后，ＶＥＳ６１００在解码模式下独立地处理压缩视频流。微处理器控制设置寄存器以及响应中断，可通过读取状态寄存器获取ＶＥＳ６１００的运行状态。

４.１ 视频输入

ＭＣＢ（内存控制器与微控制器接口）将压缩视频流从片内ＣＤＩＦ（Ｃｏｍｐｒｅｓｓｅｄ Ｄａｔａ Ｉｎｐｕｔ ＦＩＦＯ）传送到ＶＣＤＢ（Ｃｏｍｐｒｅｓｓｅｄ Ｄａｔａ Ｂｕｆｆｅｒ，位于ＳＤＲＡＭ中）。当ＶＣＤＢ到达上限标志时，ＭＣＢ发生上限标志中断，微处理器停止数据传输。ＭＣＢ将压缩视频数据传给ＶＡＳＰ。当ＶＡＳＰ处理压缩数据时，ＭＣＢ从ＶＣＤＢ中读入数据并将它写入ＣＤＯＦ（压缩数据输出队列）。如果ＶＣＤＢ低于下限标志，微控制器恢复传输数据。当ＶＣＤＢ到达下限标志时，ＭＣＢ产生下限标志中断。

４.２ ＰＥＳ解析过程

在视频解码器提取头部信息之前，包括ＰＴＳ（显示时间标签）、ＳＣＲ（系统参考时钟）、压缩视频数据流，ＰＥＳ层数据解析模块已经完成定位。这个块由微处理器的解码控制寄存器控制。如果ＰＥＳ层解码模式无效，压缩数据直接存放到ＳＤＲＡＭ。

４.３ 起始码搜索

待匹配的块起始码位于ＶＡＳＰ的前端，对压缩数据流一字节一字节地处理。当微处理器要求起始码匹配时，起始码匹配逻辑开始搜索起始码，直到匹配成功。典型的起始码包括序列起始码、组起始码和图象起始码。起始码搜索分为两种：块搜索与非块搜索。在非块搜索中，即使找到了起始码，视频解码器仍然继续解码；在块搜索中，一旦发现起始码便停止解码过程。当需要快速解码，例如信道切换模式或静止图象捕捉模式时，采用序列起始码搜索方式。

４.４ 视频解码

ＶＡＳＰ和ＭＳＰ执行ＭＰＥＧ１／２解码操作，包括ＶＬＣ解码、反量化、半象素滤波、块重建、将重建块写入ＳＤＲＡＭ帧存中。解码必须与显示同步。

ＶＥＳ６１００的一般解码过程如表１所示。处于同一列中的事件同时处理。由表可见，解码顺序与显示顺序并不一致。

表1 VES6100的一般解码过程

Time	t0	t1	t2	t3	t4	t5	t6	t7	t8	t9	t10
Field	T	B	T	B	T	B	T	B	T	B	T
Decode	P3	B1	B1	B2	B2	P6	P6	B4	B4	B5	B5
Display	I0	I0	B1	B1	B2	B2	P3	P3	B4	B4	B5

４.５ 视频输出

ＭＣＢ将存储在ＳＤＲＡＭ中的显示帧传送到视频处理器。视频处理器将４：２：０的解码格式转换成ＮＴＳＣ／ＰＡＬ ＣＣＩＲ６０１格式。

４.６ 视频流错误掩蔽

ＶＥＳ６１００能检测出视频流中的下列错误：

·非法语法；

·８×８块中，系数数目大于６４；

·数据流中的误码；

·宏块序号错。

ＶＥＳ６１００一旦检测出这些错误，便采取掩蔽措施重建宏块（复制前一帧的相应宏块），直到检测到下一个片（ｓｌｉｃｅ）起始码或图象起始码。如果压缩数据流中有掩蔽矢量，它将作为重建宏块的参考，否则利用０值运动矢量。如果宏块序号错误，ＶＥＳ６１００丢弃数据直至检测到图象起始码，继续正常解码。

５ 音频和视频的同步

实现视频和音频同步的基本思想是从解码端恢复出一个与编码端一致的时钟。而视频的ＰＴＳ和音频的ＰＴＳ是基于同一时基的，所以，若视频ＰＴＳ与系统时钟同步，音频ＰＴＳ也与时钟同步的话，则视频和音频就同步。

ＶＥＳ６１００从码流中获取ＰＣＲ（程序参考时钟）信息，并用它们调整解码端的一个２７ＭＨｚ的压控晶振，得到与编码端一致的系统时钟。这个时钟被３００分频后，作为一个９０ｋＨｚ的局部计数器的工作频率，并用得到的第一个ＰＴＳ值作为这个计数器的初始值，在输出图象和声音时，这个计数器的值表示了当前帧的实际输出时间。这个时间可与期望的输出时间（ＰＴＳ）相比，判断是否同步，确定同步措施。

ＶＥＳ６１００有两种音频和视频同步模式：自动模式和手动模式。这两种同步模式都由内存控制块管理。同步算法基于ＭＣＢ中的ＳＣＲ（系统参考时钟）和ＰＴＳ两个参量。ＳＣＲ与ＰＣＲ类似，也是将比特流本身的时序编码的时间标签，也可从同一道程序的视频和音频ＰＴＳ值所用的共同时间基点推出。三个相关的寄存器是：ＰＴＳ＿ａｕｄｉｏ、ＰＴＳ＿ｖｉｄｅｏ和ＳＣＲ，每个３３位长，其中ＳＣＲ可作为９０ｋＨｚ下的一个计数器使用。

自动模式又分为两种：

（１）以系统流作为同步基准时，ＳＣＲ作为标准时钟，视频和音频的ＰＴＳ和ＳＣＲ进行比较。当ＰＴＳ和ＳＣＲ的差大于显示时间时，产生同步信号，跳过或重复当前单元（视频为１帧，音频为２×３２样本／通道）。这是机顶盒的默认模式。

（２）以音频流作为同步基准时，音频的ＰＴＳ作为标准时钟。视频ＰＴＳ与音频ＰＴＳ作比较，当这二个ＰＴＳ之差超过一帧图象的显示时间时，产生视频同步信号。

手动模式：在这种模式下，音频和视频解码自由运行，直到微处理器发出ｓｋｉｐ／ｒｅｐｅａｔ命令或提供音频ＰＴＳ和视频ＰＴＳ以及ＰＣＲ时，才停止工作。

自动模式和手动模式的不同点在于ＰＴＳ的来源。在自动模式下，ＰＴＳ从ＭＰＥＧ ２码流中提取出来或来自于外部时钟；在手动模式下，微处理器提供ＰＴＳ。

６ 软件设计

软件的编程用ＡＲＭ公司的ＡＲＭ ＡＮＳＩ Ｃ语言结合ＡＲＭ汇编语言来完成。主要包括ＶＥＳ６１００和ＶＥＳ２７００中各个寄存器的设置，ＶＥＳ２７００对各个外设的控制和协调，ＯＳＤ的编写，大部分功能可以利用ＡＰＩ函数来实现。软件的调试可以通过ＪＴＡＧ口进行，将硬件电路板与计算机连接起来，便可以在屏幕上观察到存储器的分配情况，寄存器的当前值，以及软件的执行情况。