- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
通信系统设计中串行链路的优劣势探讨
录入：edatop.com 点击：
第一节 引言
传统上，通信系统的速度极限是1Gbps。然而今天的通信系统正不断地冲击着这个"壁垒"，其速度要求远远超过了1Gbps。总线速度一般是由可扩展性、带宽、可靠性和距离需求决定的。即使是PCI-X这个最新版本的PCI，预计其最高速度也仅仅略高于1GBps。
共享总线拓朴结构的主要局限是I/O速度不够高和距离有限。可靠性是共享总线与生俱来的问题，因为任一管脚或连接失效，都会引起整个接口的失效。共享总线缺乏扩展性和I/O能力，无法将服务器组和存储设备组组合，变成相互之间有一定距离的多个服务器组。
目前需要一种新的模式、以更少的I/O数和更高的可靠性来实现芯片之间和线路板内的高速通信。
第二节 一种新方法
串行链路是一种用于PCB迹线、铜缆或光介质的解决方案，能取代传统的机箱内（即PCI）和机箱间（即以太网或光纤通道）标准。InfiniBand或千兆以太网等更新的接口有可能用在高速应用上。
第三节 通信系统设计中串行链路的灵活性
与并行总线相比，串行链路能提供极大的灵活性，按照所用介质的不同，其灵活程度有所差异。光纤通道和千兆以太网标准都规定了与光纤和铜缆的接口。
仅通过切换端口上的模块类型，用户就可以用基于模块的串行连接器实现在铜缆和各种光缆之间的切换。例如，千兆以太网接口转换器（GBIC）模块是可热插拔的，它可通过仅改变模块来轻易实现介质转换。这种模块还可与插座盲配，使用户能方便地替换（或测试）板上有缺陷的模块。系统完成设计并安装以后，用户仍可以在光缆和铜缆之间切换。这是目前的并行底板技术不可能做到的。
第四节 通信系统设计所采用的标准
下面探讨一些目前正在使用或开发的更为流行的通信技术以及它们的优势与劣势。
Infiniband
Infiniband是最近开发的，用于服务器和外设的高速互连。它的核心是分布式I/O，解决服务器之间或服务器到存储设备、交换机等外设的连接问题。以太网和光纤通道标准目前在这一应用领域占主导地位。根据Infiniband的定义，它也是一种机箱内连接协议。但是与这一协议有关的总体软件开销最初将使Infiniband限于机箱间而不是机箱内的连接应用。
Infiniband是一种交换结构I/O，源和目的地通过纵横制交换网络和点到点链路动态连接，因而提供了极好的电气特性和工作频率。因为交换机具有动态拓朴结构，所以数据能通过几个可能的通路在任意节点之间传输，也就是说，系统可以绕过失效节点路由数据。
Infiniband最低限度允许在4条钟频2.5GHz的线（两条用于发送，两条用于接收）上提供全双工250MB/s带宽。Infiniband规范还允许采用x4和x12链路，组合使用4或12条并行的基本链路。Infiniband采用IBM 8B/10B编码方法，在单个差分对上传递数据、控制信息和时钟。
光纤通道
光纤通道是一种已确立的分布式I/O接口，用于服务器与磁盘存储设备的连接。由于它的软件开销较小，所以它的时延较低，带宽效率较高。光纤通道与以太网类似，但缺少IP堆栈。光纤通道目前采用1Gb/s或2Gb/s物理层，提供100MB/s到200MB/s带宽。
千兆以太网
千兆以太网（802.3z）是流行的以太网（802.3 10 Base）和快速以太网（802.3 u 100 Base）标准的扩展。千兆以太网提高了数据速率并扩展了为较早的1Gb/s速率标准定义的信号传输约定，与较早的以太网标准向后兼容。千兆介质无关接口（GMII）是为多种类型的光纤介质和铜缆定义的。
光纤千兆以太网（802.3z）和光纤通道都使用8B/10B编码方法，为数据流中的1和0提供相等的转换密度。这么做是为了保证能从数据中恢复出时钟。
其他标准
SMPTE是用于视频通信的串行标准。SMPTE-292工作速率1.482Gbps，其应用之一是传送非压缩HDTV信息。
图1 今天的通用端口和底板标准的带宽需求
下一代技术的发展计划
千兆以太网和光纤通道都已经确定了下一代技术的发展计划。光纤通道有望在2002年达到1.25GB/s，其物理层工作在10Gb/s。目前已经有了10千兆以太网的建议标准，预计明年获得批准。还有一个速率为目前标准两倍的新光纤通道规范（2X光纤通道）在等待采纳。
10千兆以太网
IEEE 802.3ae 10千兆以太网规范是一个处于进展中的新标准，它在以太网的基础上增大了距离和速度。它采用802.3以太网MAC协议、与其相同的帧格式和相同的最小帧和最大帧尺寸。
IEEE 802.3ae 10千兆以太网规范定义了两种类型的PHY，分别为LAN PHY和WAN PHY。这里的LAN和WAN与距离无关。WAN PHY规范是LAN规范的扩展，它们是由物理编码子层（PCS）来区分的。
10千兆以太网（10GE）规范将有一个WAN PHY选项，以实现10GE与现在和将来基于OC-192速率的SONET/SDH设备的连接。10GE WAN PHY的 WAN接口子层（WIS）中包括一个简化的SONET/SDH成帧器。这使以太网能以其固有格式从LAN扩展到MAN和WAN。LAN PHY有效载荷速率为10Gbps，而WAN PHY的有效载荷速率是9.29Gbps。
与并行总线相比，串行解决方案的优势：
串行解决方案有如下一些优势：
1. 基于模块的串行连接器使用户能在铜缆和光纤之间切换，在满足距离、抗噪声和性能要求的前提下，实现最大限度的灵活性。
2. 8B/10B数据编码用于DC补偿（时钟恢复）和错误检测。
3. 有了错误检测/纠正加上PHY技术的改善，就可在现已安装的光纤基础设施上实现更高的数据速率。
4. 端接恰当的差分串行信号能以3Gbps的速率在普通的PCB迹线上传输数据。
5. 差分串行链路能比并行总线驱动更长的距离，并且更不易受噪声的影响。
6. 电路板上的线路更简单，因为只有两条串行线需要安排，不再需要较宽的总线和相关的时钟。在这里集成式时钟数据恢复（CDR）尤其有用。
7. 使用更少的连接器管脚，提高线路板面积利用率和可靠性。
8. 在苛刻的环境中，光纤介质可提供更好的电气安全性。
9. 点到点链路比PCI一类的共享总线有更高的效率。
与并行总线相比，串行解决方案的劣势：
1. 并行总线，尤其是PCI，获得了广泛应用，有大量廉价的芯片可供使用。
2. 很多工程师在设计PCI并行总线方面有丰富经验。
3. 已安装了大量PCI兼容设备和软件。
4. 对更低的数据速率，PCI可以充分应付。
5. 已有可热插拔的PCI解决方案，用户不必关闭系统就可以添加或去掉PCI适配卡。
第五节 系统设计人员的SERDES需求是什么？
1- 8B/10B编码解码
很多串行标准（Infiniband、光纤通道、千兆以太网、ATM、ESCON和DVB-ASI）的需求之一都是，针对原始数据流采用8B/10B编码和解码。将8B/10B编码/解码用于原始数据流有如下几个原因：
· 转换密度 -目的是保证在发送数据流中足够的信号转换，以保证PLL正常工作。如果没有8B/10B编码方法，数据中的一串1或0有可能引起接收时钟漂移或同步丢失，从而引起数据丢失。
· DC补偿 - 8B/10B还保证对信号进行DC补偿，这意味着，链路中不会随着时间推移而出现DC偏移。8B/10B编码将用户数据按字节（8位块）变换成多个10位的输出值，用这些值进行DC补偿。
· 纠错 -8B/10B编码遵循特定规则，根据这些规则，很多信号传输错误都可以立即检测出来。
· 特殊字符 -8B/10B编码采用10位字符，其数量是8位字符空间中字符数的4倍。这样，可以将特殊字符编码，放入数据流中，它们不会被解码成数据字符。这些特殊字符可用作分隔符或其他命令。
2 -集成式CDR和编码功能
采用LVDS等差分信号传输标准，能以比普通单端I/O标准更高的速率（一般高达1Gbps）传输高速串行数据。但是，时钟是与数据分隔开传输的，这可能引起时钟时滞，导致出现不可恢复的数据。
时钟数据恢复（CDR）可用来同时对时钟信号及数据编码，以消除时钟时滞问题。传统上，曾用单独的CDR芯片对时钟编码并从所传输的数据中恢复时钟。本文中谈到的"高速"和"频率捷变"可编程PHY器件在每个通道上都包含集成式CDR。这给设计人员带来了极大的好处，可以节省线路板空间、缩短线路长度、降低功耗和设计复杂性。
3 -用眼图演示抖动性能，
信号高频半随机地偏离理想位置称为抖动。这种偏离可以体现在幅度、相位和脉冲宽度上，一般被归类为确定性偏离或随机偏离。对于数据通信而言，通常是针对时基偏离进行抖动测量并提出技术要求。
除了有限的边缘速率和噪声的影响以外，串行通信收发器的抖动性能极大地取决于CDR从数据中恢复时钟的能力。CDR电路性能的好坏直接关系到得到的是干净的睁开的眼图还是质量很差的闭上的眼图。对通信系统设计人员来说，选择具有良好抖动性能的收发器是很重要的，因为选择这样的收发器，即使在噪声环境中高速运行的通信系统仍有较高的可靠性。
4 -灵活的接口
频率捷变可编程PHY非常适合支持千兆以太网、光纤通道、SMPTE-292、HDTV和其他标准的底板应用。平滑地集成SERDES、CDR和可编程逻辑电路能使用户迅速设计出定制解决方案，从而集中精力解决并行接口方面的问题。
如果要用串行收发器实现这些接口，那么可编程逻辑电路具有最高的灵活性、性能和最短的产品上市时间。设计人员需要独立使用多个数据通道或利用信道捆绑形成更宽的数据通路的灵活性。可编程PHY与标准光纤模块接口，并直接驱动铜缆和电路板迹线以获得最大的灵活性。频率捷变可编程PHY提供4到8个串行通道，工作速率从0.2Gbps到1.5Gbps，其集成式接收成帧器用于单字节或多字节定位。
高速可编程PHY能支持Infiniband或SONET等标准的2.5G操作。这在所支持的标准方面给用户带来了极大的灵活性。
5 -可编程逻辑电路与SERDES的组合
组合了可编程逻辑电路与SERDES的器件有很多优势。用户需要用可编程逻辑电路架构在可编程PHY中实现定制功能。这种可编程架构提供丰富的逻辑电路和存储器资源、具有大量路径可供选择的灵活时基模型、系统内可再编程性以及其他功能。这种组合器件能快速上市，原型机制作成本很低，能在设计周期中的任一阶段给设计方案增添内容或改变插脚引线。这种器件在一个封装内集成了高性能PHY、可编程逻辑电路和配置闪存，最小化所需线路板空间和设计复杂性。
6 -将存储器和控制逻辑电路与SERDES集成
集成式可编程PHY需要大量高速存储器，其中包括集成式控制逻辑电路。这种控制逻辑电路由双端口仲裁逻辑电路和FIFO标记逻辑电路组成，直接集成到芯片上，以保证存储器工作在Fmax上。这也避免了用户在可编程逻辑电路部分实现控制逻辑，因此节省了门数。
理想情况下，存储器IP应该来自为通信应用提供高性能存储器的有信誉的大型供应商。这是因为，存储器性能是器件整体性能的基础。
7 -为可编程PHY提供软件支持
在大多数有效使用可编程PHY的情形中，我们需要软件来实现无缝的编程接口，以让设计工程师易于通过HDL块、HDL文本或图形状态机将定制的IP与SERDES集成。软件在直觉集成式设计流程中为可编程功能和SERDES功能提供设计入口、合成和验证。
8 -集成式配置闪存
集成式配置闪存能用来实现单片解决方案，该方案在单个封装中集成了PHY、可编程逻辑电路和配置块。这减少了元件所占用的线路板空间，也减少了线路板设计和布局的复杂性。
第六节 通用底板应用
几乎在所有通信和存储系统中都用底板将线卡连接到交换机上。这种架构实现了从一个线卡端口到远端的另一个线卡端口的数据交换。
.一般的线卡结构如下图所示。高亮部分显示，高性能SERDES和可编程逻辑电路以及带宽优化的存储器被用来控制线卡上的"网络处理引擎"与底板的接口。
与并行总线相比，串行解决方案的劣势：
1. 并行总线，尤其是PCI，获得了广泛应用，有大量廉价的芯片可供使用。
2. 很多工程师在设计PCI并行总线方面有丰富经验。
3. 已安装了大量PCI兼容设备和软件。
4. 对更低的数据速率，PCI可以充分应付。
5. 已有可热插拔的PCI解决方案，用户不必关闭系统就可以添加或去掉PCI适配卡。
第五节 系统设计人员的SERDES需求是什么？
1- 8B/10B编码解码
很多串行标准（Infiniband、光纤通道、千兆以太网、ATM、ESCON和DVB-ASI）的需求之一都是，针对原始数据流采用8B/10B编码和解码。将8B/10B编码/解码用于原始数据流有如下几个原因：
· 转换密度 -目的是保证在发送数据流中足够的信号转换，以保证PLL正常工作。如果没有8B/10B编码方法，数据中的一串1或0有可能引起接收时钟漂移或同步丢失，从而引起数据丢失。
· DC补偿 - 8B/10B还保证对信号进行DC补偿，这意味着，链路中不会随着时间推移而出现DC偏移。8B/10B编码将用户数据按字节（8位块）变换成多个10位的输出值，用这些值进行DC补偿。
· 纠错 -8B/10B编码遵循特定规则，根据这些规则，很多信号传输错误都可以立即检测出来。
· 特殊字符 -8B/10B编码采用10位字符，其数量是8位字符空间中字符数的4倍。这样，可以将特殊字符编码，放入数据流中，它们不会被解码成数据字符。这些特殊字符可用作分隔符或其他命令。
2 -集成式CDR和编码功能
采用LVDS等差分信号传输标准，能以比普通单端I/O标准更高的速率（一般高达1Gbps）传输高速串行数据。但是，时钟是与数据分隔开传输的，这可能引起时钟时滞，导致出现不可恢复的数据。
时钟数据恢复（CDR）可用来同时对时钟信号及数据编码，以消除时钟时滞问题。传统上，曾用单独的CDR芯片对时钟编码并从所传输的数据中恢复时钟。本文中谈到的"高速"和"频率捷变"可编程PHY器件在每个通道上都包含集成式CDR。这给设计人员带来了极大的好处，可以节省线路板空间、缩短线路长度、降低功耗和设计复杂性。
3 -用眼图演示抖动性能，
信号高频半随机地偏离理想位置称为抖动。这种偏离可以体现在幅度、相位和脉冲宽度上，一般被归类为确定性偏离或随机偏离。对于数据通信而言，通常是针对时基偏离进行抖动测量并提出技术要求。
除了有限的边缘速率和噪声的影响以外，串行通信收发器的抖动性能极大地取决于CDR从数据中恢复时钟的能力。CDR电路性能的好坏直接关系到得到的是干净的睁开的眼图还是质量很差的闭上的眼图。对通信系统设计人员来说，选择具有良好抖动性能的收发器是很重要的，因为选择这样的收发器，即使在噪声环境中高速运行的通信系统仍有较高的可靠性。
4 -灵活的接口
频率捷变可编程PHY非常适合支持千兆以太网、光纤通道、SMPTE-292、HDTV和其他标准的底板应用。平滑地集成SERDES、CDR和可编程逻辑电路能使用户迅速设计出定制解决方案，从而集中精力解决并行接口方面的问题。
如果要用串行收发器实现这些接口，那么可编程逻辑电路具有最高的灵活性、性能和最短的产品上市时间。设计人员需要独立使用多个数据通道或利用信道捆绑形成更宽的数据通路的灵活性。可编程PHY与标准光纤模块接口，并直接驱动铜缆和电路板迹线以获得最大的灵活性。频率捷变可编程PHY提供4到8个串行通道，工作速率从0.2Gbps到1.5Gbps，其集成式接收成帧器用于单字节或多字节定位。
高速可编程PHY能支持Infiniband或SONET等标准的2.5G操作。这在所支持的标准方面给用户带来了极大的灵活性。
5 -可编程逻辑电路与SERDES的组合
组合了可编程逻辑电路与SERDES的器件有很多优势。用户需要用可编程逻辑电路架构在可编程PHY中实现定制功能。这种可编程架构提供丰富的逻辑电路和存储器资源、具有大量路径可供选择的灵活时基模型、系统内可再编程性以及其他功能。这种组合器件能快速上市，原型机制作成本很低，能在设计周期中的任一阶段给设计方案增添内容或改变插脚引线。这种器件在一个封装内集成了高性能PHY、可编程逻辑电路和配置闪存，最小化所需线路板空间和设计复杂性。
6 -将存储器和控制逻辑电路与SERDES集成
集成式可编程PHY需要大量高速存储器，其中包括集成式控制逻辑电路。这种控制逻辑电路由双端口仲裁逻辑电路和FIFO标记逻辑电路组成，直接集成到芯片上，以保证存储器工作在Fmax上。这也避免了用户在可编程逻辑电路部分实现控制逻辑，因此节省了门数。
理想情况下，存储器IP应该来自为通信应用提供高性能存储器的有信誉的大型供应商。这是因为，存储器性能是器件整体性能的基础。
7 -为可编程PHY提供软件支持
在大多数有效使用可编程PHY的情形中，我们需要软件来实现无缝的编程接口，以让设计工程师易于通过HDL块、HDL文本或图形状态机将定制的IP与SERDES集成。软件在直觉集成式设计流程中为可编程功能和SERDES功能提供设计入口、合成和验证。
8 -集成式配置闪存
集成式配置闪存能用来实现单片解决方案，该方案在单个封装中集成了PHY、可编程逻辑电路和配置块。这减少了元件所占用的线路板空间，也减少了线路板设计和布局的复杂性。
第六节 通用底板应用
几乎在所有通信和存储系统中都用底板将线卡连接到交换机上。这种架构实现了从一个线卡端口到远端的另一个线卡端口的数据交换。
.一般的线卡结构如下图所示。高亮部分显示，高性能SERDES和可编程逻辑电路以及带宽优化的存储器被用来控制线卡上的"网络处理引擎"与底板的接口。
图2 线卡底板应用
第七节 底板设计中光纤解决方案的优势
与采用电气接口或称有线接口相比，采用光纤的串行通信有很多优点。与铜缆底板相比，光纤的一些优点如下：
· 彻底的电气绝缘
· 介质尺寸小
· 重量轻
· 光介质没有辐射
· 不受外部电气因素影响
· 高数据传输容量
这些优点使光纤成为电气不友好或称电气敏感环境的可选介质。所有严重的电磁兼容问题都没有了，如辐射、弧光、静电放电、接地回路、地信号偏移、寄生电流和其他问题。
在关注安全性的应用中，用得上光缆的物理属性。切割时，光纤不会引起火灾或触电危险，不会引起短路。当与LED或低功率激光一起使用时，没有光眼危险。在一定带宽的条件下，光缆还比铜缆轻得多，形体上也小得多。在物理不友好环境中，如水下、恶劣天气或存在爆炸气体的环境，光纤是一种安全的通信介质。
这些特性使采用光纤的串行链路成为很多应用的理想底板解决方案：
· 医疗设备－在设备和病人之间需要绝对的电气绝缘。
· 重机械－重型电动机产生大量干扰和地信号偏移。光纤不受这些环境因素干扰。
· 视频－新的视频标准（如SMPTE-292）规定了光纤接口。
· 飞行中的娱乐服务－由于飞机导航设备的敏感性，辐射必须保持在最小限度。这时光纤是最佳解决方案。
· 航空电子设备－今天的商用飞机使用的电缆长度超过20万米。这些铜缆给飞机增加了极大的重量，并造成火灾隐患，也易受导航设备和雷达信号源辐射的影响。
· 通用设备底板－在大多数通用设备中，通过用光纤替代传统的铜缆，线路板之间或称机箱内的连接可以更安全、电气特性也更安全、能延伸到更长的距离并且更不易受噪声干扰。
前面谈到的频率捷变可编程PHY使存储域网（SAN）、广域网（WAN）、无线基础设施（WIN）和局域网（LAN）交换机等应用具有高速度和灵活性。这一高度集成的器件中组合了SERDES、带有大量存储器的可编程逻辑电路和引导闪存，而且这些功能集成进了既节省空间又节省功耗的单片解决方案中，这种方案广泛地减轻了设计负担。设计人员可以灵活使用其4个相互独立的数据通道，或利用通道捆绑形成更宽的数据通路。
高速可编程PHY是单通道或双通道PHY，能实现Infiniband链路，使用InfiniPHY核心。这种组合为高速、基于结构的交换网络提供一种点到点的基本通信构件。
第八节 Infiniband应用
带有InfiniPHY核心的高速可编程PHY在单个芯片内提供完整的并串和串并转换。它集成了一个生成2.5Gbps发送时钟的PLL、一个时钟和数据恢复PLL、一个SERDES和一个8B/10B编码/解码器。这个器件还提供HSTL I/O并行总线接口和极佳的抖动性能，从而保证系统操作的可适应性。带有144Kb存储器的5万门可编程逻辑电路可让用户进一步在该器件中集成定制功能。
这个收发器支持遵循Infiniband的字节定位和链路训练序列，确保互操作性。这种高度集成的解决方案可以极大地节省线路板用量和功耗。
第九节 结论
这种理想的串行解决方案高度集成了可编程逻辑电路和高性能串行接口。这种灵活的解决方案提供可变数据速率，并遵循多种标准。这是终极的数据通信器件，能实现用户逻辑电路与高速灵活的串行接口的无缝集成。
