- 2020-03-04· 如何导入以前的布线？
- 2020-03-04· 复杂的板框如何敷动态铜（求助）？
- 2020-03-04· 有没有candence15.7的视频教程啊，麻烦给发一下
- 2020-03-04· 模型太多太大，影响仿真问题
- 2020-03-04· 请教高手：为何我每次打开allegro界面，都会出现上次的图库
- 2020-03-04· enhanced pad entry命令如何设快捷键
- 2020-03-04· 新手学习APD（Allegro Package Design), 用于IC Package Substrate Design
- 2020-03-04· 请教原理图与PCB进行交互布局的问题
- 2020-03-04· 关于Cadance 大家画原理图用capture还是HDL 哪个更好用些呢
- 2020-03-04· 请教：BGA用于fanout的过孔的疑问
- 2020-03-04· agllegro软件问题
- 2020-03-04· 在Cmgr设置DDR等长中如何体现CLK与DATA、ADDRESS的关系？
- 2020-03-04· SPB 16.5 hotfix007发布,现在是一个月两个补丁啊
- 2020-03-04· 请教allegro 16.5经常出错问题。
- 2020-03-04· 按照room摆放元件
- 2020-03-04· 关于routekeepout的sharp和void
- 2020-03-04· 使用IPC-7351做元件封装，出现问题～～
- 2020-03-04· 有关Capture CIS 16.3 Variants BOM的问题
- 2020-03-04· win7 系统中有没有装好16.2版本的CADENCE软件的朋友
- 2020-03-04· 生成光绘的时候出现如下提示
- 2020-03-04· 谁能给一个16.5的license文件（不要16.3改写的）
- 2020-03-04· 向PCB导入LOGO问题
- 2020-03-04· 请教，邮票孔封装下面主板的顶层走线问题
- 2020-03-04· pad制作中的小问题
- 2020-03-04· FPM中的skill怎么添加到16.3工具栏？
