- 2020-03-05· 请教Entry HDL关于总线宽度连接的问题
- 2020-03-05· 贴片元件 建库时，PAD 长方形和椭圆形有什么区别，求教
- 2020-03-05· FPM建好封装后allegro中有错误标识
- 2020-03-04· cadence中设置PCB属性时的发现
- 2020-03-04· 差分对每条NET都接有一个小电容 ，这样怎么做等长的
- 2020-03-04· assign color 与 move 命令器件的颜色变化 求解：
- 2020-03-04· 请教问题：如何设置Allegro输出光绘文件的路径？
- 2020-03-04· 差分线线距设置
- 2020-03-04· allegro里面的有些封装为什么要画flash symbol
- 2020-03-04· 谁有allegro16.5 教程呢
- 2020-03-04· 导入网表，硊求高人指点，，
- 2020-03-04· allegro中导入网表出错
- 2020-03-04· Cadence如何生成网络表？
- 2020-03-04· DRC提示有错误，但是在allegro中又找不到错误，求高手解答！
- 2020-03-04· win7 下16.5鼠标全屏有拖影
- 2020-03-04· 为什么我安装的16.2和16.3版本的软件都在约束管理器里面没有电气约束这个选项？
- 2020-03-04· 16.3移动cline via 能像15.7一样吗？
- 2020-03-04· 求高人帮助！
- 2020-03-04· 设计重用问题
- 2020-03-04· 盲埋孔请教
- 2020-03-04· 为什么我的焊盘有两个和其他显示的不一样啊？
- 2020-03-04· 正片中可以不设置anti-pad和热风焊盘么？
- 2020-03-04· 救火了，原理图导出Allegro文件时出错
- 2020-03-04· 元件对齐
- 2020-03-04· Allgro中封装设计时元件丝印层线宽大概多少合适？
