• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PADS设计问答 > DDR2差分时钟线走线不按紧耦合的后果?

DDR2差分时钟线走线不按紧耦合的后果?

录入:edatop.com    点击:
在进行DDR2时钟线走线时,等长蛇形走线时可牺牲耦合?其他平直必须时刻紧耦合?曾经看过一篇论文说差分线之间的耦合只占20%左右,更多是对地耦合,故差分线走线层需紧靠"地"平面看过两份走这种DDR2 时钟差分线的设计,别人好像对CK和CK#都不太严格于紧耦合而侧重等长,两块板子都能跑起来(可能运行的频率不太高吧),当然可靠性就很难考究了,所以有时自己为了容易走线很多时候也心存侥幸。希望大家提出一些权衡的办法,就是差分线不等距的最大限度是多少?

不耦合的地方 阻抗不连续,要保证差分阻抗不要偏离太大。
就像当小偷一样, 不被人抓住就没问题。
一旦速率高了,百分百出问题。

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:DC/DC降压电源SP7656 发烫的问题如何解决?
下一篇:9.5版本,那个选项转英文中文

射频和天线工程师培训课程详情>>

  网站地图