- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
利用FPGA实现低成本汽车多总线桥接
录入:edatop.com 点击:
汽车中的电子单元持续快速增长,因此对比一下汽车电子发展和消费类电子便携式产品的发展会有很大启发。今天的消费者希望在汽车中获得手持便携式电子设备所提供的方便与舒适性。汽车电子将不再专门用于引擎管理系统或车身控制,而是扩展应用到新的领域,如信息娱乐、通信以及司机/乘客辅助系统。
设计人员面临的一个严峻设计挑战是必须保证汽车寿命与车内电子设备的寿命相匹配,这样才能避免由于技术过时和设备淘汰而增加额外的成本。从8轨唱片播放机到音频磁带播放机,再到CD播放机和MP3播放机,如此快速的发展提醒汽车设计师车内电子设备的生命周期相对短得多。不断出现的新兴汽车标准以及标准本身的不断变化进一步导致选择标准时必须考虑到其寿命、灵活性以及被接受的广泛程度。目前使用的一些标准包括本地互连网络(LIN)、控制区域网络(CAN)、面向媒体的系统传输(MOST)以及蓝牙等。
汽车电子部件设计人员面临的其它挑战还包括满足低成本目标、扩展温度范围以及小型化要求。可编程逻辑器件(PLD)在过去10多年时间里获得了长足的发展,提供了更高的性能、更低的功耗、工作温度范围更宽、外形更小且成本更低,因此PLD对于汽车设计人员越来越具吸引力。
根据业界市场研究公司Gartner Dataquest(2003年11月)的报告,全球汽车电子应用市场2003年约为7320万美元,预计2004年会达到7790万美元,2005年将达到8530万美元。主要的汽车电子系统包括GPS导航系统、引擎控制单元和数字立体声音频系统。
可编程逻辑器件的优点
由于PLD可重编程的灵活特点,因此特别适合各种变化。通过对PLD进行重新编程,可以快速实现新版标准,甚至在现场部署后仍可进行。重新编程工作在现有系统中即可完成,不必对PLD进行物理拆卸。这一过程被称为在系统可编程能力(ISP),通过标准编程协议(如IEEE1149.1 JTAG)就可以完成。设计人员可以象调整引擎那样对车内电子进行升级。实际上,未来汽车电子升级可能会变得象定期的程序维护一样平常。
当然,汽车型号众多,从经济型到标准型,还有豪华型。因此,根据汽车的类型,车内电子设备也有不同。而且,认识到PLD的可重编程能力和灵活性优点,汽车设计师可以在同样的平台上提供从标准到豪华的不同特性组合。这也可以解释为什么通常不考虑使用专用集成电路(ASIC),尽管ASIC在大批量时具有成本更低的优势。实际上,高昂的NRE成本以及ASIC桥接的不灵活性使得ASIC被从可行的解决方案中排除出去。
桥接功能
微处理器或微控制器是汽车电子系统的核心。现场可编程门阵列(FPGA)PLD器件是实现不同汽车总线标准与微处理器或微控制器接口桥接的极好选择。下面两个例子能够以低成本灵活地实现两种流行的汽车总线协议(LIN和MOST)与微处理器或微控制器接口之间的功能桥接。这些应用成功的关键是FPGA的灵活架构和可重编程能力使得可容易地实现与多种微处理器或微控制器的接口,从而为设计人员提供最大的灵活性。要实现新的要求,或者对现有设计进行修改,不需要更改元器件,只需要简单地对FPGA进行重新编程就可以了。
现在已经有针对汽车总线标准(如LIN和CAN)的知识产权(IP)内核。LIN是一种低成本单线(12V总线)串行通信协议,基于通用串行通信接口(UART)数据格式和旨在满足汽车中分布式电子系统应用要求的单主控设备/多从属设备概念。这一低成本网络系统旨在连接通信要求相对较低的分布式结点,而不是要代替CAN等高性能网络。LIN主要针对使用智能传感器、调节器或照明设备的汽车应用。这些单元可容易地连接到汽车网络供所有其它类型的诊断和服务访问使用。 [p]
LIN总线的一个特点是其同步机制,允许从属结点(slave node)不需要额外的石英或陶瓷振荡器就可以恢复时钟。线路驱动器和接收器的技术规格符合ISO 9141单线标准,并且进行了额外的增强。最大的传输速率为20 kbit/s,这一限制源于EMI考虑以及时钟同步机制。
一个LIN网络包括一个主控结点和一个或多个从属结点。所有结点都执行包括发送和接收任务在内的从属通信任务,而主结点则还包括主控发送任务。活动LIN网络中的通信总是由主控任务发起——主控任务发送一个包括同步中断、同步字节和消息标识符组成的消息头。
同一时间始终只有一个从属任务接收并过滤标识符,该从属任务负责发送消息响应。响应包括两个、四个或八个数据字节以及一个校验字节。消息头及响应部分构成一个消息帧。
时钟同步、UART通信的简单性以及使用单线介质是LIN高成本效率的主要原因。实现低成本、低速度的LIN需要的FPGA资源不多——大约只需要500个LUT和42个I/O。因此,低成本FPGA器件非常适于实现LIN标准,同时还提供了与微处理器或微控制器接口的灵活性。
MOST技术提供了一种连接简单多媒体设备的低资源消耗、低成本网络接口。MOST既可支持低智能设备,也可支持需要高级控制和多媒体功能的基于DSP的复杂设备。其设计原理使总体汽车通信系统的灵活性达到最大。在同层次上来看,MOST是一种基于同步数据通信的通用高性能低成本的多媒体光纤网络技术。对于汽车中的模拟音频网关、模拟视频接口、数字视频显示接口、导航和通信等多媒体应用,MOST非常理想。MOST标准有多个不同的层,如物理层(PHY)、数据收发链路层、传输层、会话层以及其它层,可以支持从数Kbps至24.8 Mbps的广泛应用。
MOST是一种同步网络。时钟由一个定时主控器提供,所有其它设备操作都同步到这一时钟。这一技术避免了采用缓冲和采样速率转换,因此可以连接非常简单和便宜的设备。其实质类似于交换式电话网络。MOST技术定义了数据通道和控制通道。控制通道用来确定发送方和接收方使用的是哪个数据通道。连接一旦建立,数据可连续传输,不需要处理额外的数据包信息。对于流式数据传输来说,这是一种最优的机制。
MOST网络的主要优点包括:易用、实现成本低、适用范围广、可提供同步和异步带宽、灵活性大并且符合消费和个人计算机行业的要求。
降低成本
利用FPGA内在的灵活性和可重编程能力,可以在单个平台上实现不同汽车总线标准与微处理器或微控制器接口的桥接,从而大大简化了桥接工作,并使汽车生产商能够利用同一FPGA器件满足不同级别汽车(从经济型到豪华型)对电子单元的不同要求。这样即简化了库存管理又可提供批量价格优惠,从而进一步降低开发、生产、服务和物流方面的成本。
FPGA所带来的成本节约优势还一直延续到汽车的整个生命周期过程中。通过重新编程或重新配置,FPGA不需要支付额外的工程成本(采用ASIC时这是不可避免的)即可满足升级要求。进一步,一些FPGA制造商还提供封装兼容情况下的密度升级能力,即在原来的PCB设计不变的情况下提供更多的逻辑容量,从而在系统要求剧烈变化时延长电子平台的寿命。
这些能力和优点不仅使FPGA器件对于设计人员更具吸引力,同时还允许他们更为自由地选择微处理器或微控制器。在设计中使用FPGA,设计人员就可根据需要选择成本优化的微处理器或微控制器,或者选择功能更丰富的产品。这一灵活性可直接降低汽车电子组件的总体解决方案成本。
LatticeECP和LatticeEC FPGA器件还提供了一项独特的成本节约特性,支持标准SPI存储器配置。传统上,基于SRAM的FPGA需要使用FPGA供应商提供的价格较高的专用非易失性boot PROM。这些PROM在整个FPGA解决方案成本中占了35%以上。与此对比,低成本业界标准的SPI存储器对于大批量应用非常理想。SPI存储器配置时间快、成本低并且占用的PCB空间更小。
设计人员面临的一个严峻设计挑战是必须保证汽车寿命与车内电子设备的寿命相匹配,这样才能避免由于技术过时和设备淘汰而增加额外的成本。从8轨唱片播放机到音频磁带播放机,再到CD播放机和MP3播放机,如此快速的发展提醒汽车设计师车内电子设备的生命周期相对短得多。不断出现的新兴汽车标准以及标准本身的不断变化进一步导致选择标准时必须考虑到其寿命、灵活性以及被接受的广泛程度。目前使用的一些标准包括本地互连网络(LIN)、控制区域网络(CAN)、面向媒体的系统传输(MOST)以及蓝牙等。
汽车电子部件设计人员面临的其它挑战还包括满足低成本目标、扩展温度范围以及小型化要求。可编程逻辑器件(PLD)在过去10多年时间里获得了长足的发展,提供了更高的性能、更低的功耗、工作温度范围更宽、外形更小且成本更低,因此PLD对于汽车设计人员越来越具吸引力。
根据业界市场研究公司Gartner Dataquest(2003年11月)的报告,全球汽车电子应用市场2003年约为7320万美元,预计2004年会达到7790万美元,2005年将达到8530万美元。主要的汽车电子系统包括GPS导航系统、引擎控制单元和数字立体声音频系统。
可编程逻辑器件的优点
由于PLD可重编程的灵活特点,因此特别适合各种变化。通过对PLD进行重新编程,可以快速实现新版标准,甚至在现场部署后仍可进行。重新编程工作在现有系统中即可完成,不必对PLD进行物理拆卸。这一过程被称为在系统可编程能力(ISP),通过标准编程协议(如IEEE1149.1 JTAG)就可以完成。设计人员可以象调整引擎那样对车内电子进行升级。实际上,未来汽车电子升级可能会变得象定期的程序维护一样平常。
当然,汽车型号众多,从经济型到标准型,还有豪华型。因此,根据汽车的类型,车内电子设备也有不同。而且,认识到PLD的可重编程能力和灵活性优点,汽车设计师可以在同样的平台上提供从标准到豪华的不同特性组合。这也可以解释为什么通常不考虑使用专用集成电路(ASIC),尽管ASIC在大批量时具有成本更低的优势。实际上,高昂的NRE成本以及ASIC桥接的不灵活性使得ASIC被从可行的解决方案中排除出去。
桥接功能
微处理器或微控制器是汽车电子系统的核心。现场可编程门阵列(FPGA)PLD器件是实现不同汽车总线标准与微处理器或微控制器接口桥接的极好选择。下面两个例子能够以低成本灵活地实现两种流行的汽车总线协议(LIN和MOST)与微处理器或微控制器接口之间的功能桥接。这些应用成功的关键是FPGA的灵活架构和可重编程能力使得可容易地实现与多种微处理器或微控制器的接口,从而为设计人员提供最大的灵活性。要实现新的要求,或者对现有设计进行修改,不需要更改元器件,只需要简单地对FPGA进行重新编程就可以了。
现在已经有针对汽车总线标准(如LIN和CAN)的知识产权(IP)内核。LIN是一种低成本单线(12V总线)串行通信协议,基于通用串行通信接口(UART)数据格式和旨在满足汽车中分布式电子系统应用要求的单主控设备/多从属设备概念。这一低成本网络系统旨在连接通信要求相对较低的分布式结点,而不是要代替CAN等高性能网络。LIN主要针对使用智能传感器、调节器或照明设备的汽车应用。这些单元可容易地连接到汽车网络供所有其它类型的诊断和服务访问使用。 [p]
LIN总线的一个特点是其同步机制,允许从属结点(slave node)不需要额外的石英或陶瓷振荡器就可以恢复时钟。线路驱动器和接收器的技术规格符合ISO 9141单线标准,并且进行了额外的增强。最大的传输速率为20 kbit/s,这一限制源于EMI考虑以及时钟同步机制。
一个LIN网络包括一个主控结点和一个或多个从属结点。所有结点都执行包括发送和接收任务在内的从属通信任务,而主结点则还包括主控发送任务。活动LIN网络中的通信总是由主控任务发起——主控任务发送一个包括同步中断、同步字节和消息标识符组成的消息头。
同一时间始终只有一个从属任务接收并过滤标识符,该从属任务负责发送消息响应。响应包括两个、四个或八个数据字节以及一个校验字节。消息头及响应部分构成一个消息帧。
时钟同步、UART通信的简单性以及使用单线介质是LIN高成本效率的主要原因。实现低成本、低速度的LIN需要的FPGA资源不多——大约只需要500个LUT和42个I/O。因此,低成本FPGA器件非常适于实现LIN标准,同时还提供了与微处理器或微控制器接口的灵活性。
MOST技术提供了一种连接简单多媒体设备的低资源消耗、低成本网络接口。MOST既可支持低智能设备,也可支持需要高级控制和多媒体功能的基于DSP的复杂设备。其设计原理使总体汽车通信系统的灵活性达到最大。在同层次上来看,MOST是一种基于同步数据通信的通用高性能低成本的多媒体光纤网络技术。对于汽车中的模拟音频网关、模拟视频接口、数字视频显示接口、导航和通信等多媒体应用,MOST非常理想。MOST标准有多个不同的层,如物理层(PHY)、数据收发链路层、传输层、会话层以及其它层,可以支持从数Kbps至24.8 Mbps的广泛应用。
MOST是一种同步网络。时钟由一个定时主控器提供,所有其它设备操作都同步到这一时钟。这一技术避免了采用缓冲和采样速率转换,因此可以连接非常简单和便宜的设备。其实质类似于交换式电话网络。MOST技术定义了数据通道和控制通道。控制通道用来确定发送方和接收方使用的是哪个数据通道。连接一旦建立,数据可连续传输,不需要处理额外的数据包信息。对于流式数据传输来说,这是一种最优的机制。
MOST网络的主要优点包括:易用、实现成本低、适用范围广、可提供同步和异步带宽、灵活性大并且符合消费和个人计算机行业的要求。
降低成本
利用FPGA内在的灵活性和可重编程能力,可以在单个平台上实现不同汽车总线标准与微处理器或微控制器接口的桥接,从而大大简化了桥接工作,并使汽车生产商能够利用同一FPGA器件满足不同级别汽车(从经济型到豪华型)对电子单元的不同要求。这样即简化了库存管理又可提供批量价格优惠,从而进一步降低开发、生产、服务和物流方面的成本。
FPGA所带来的成本节约优势还一直延续到汽车的整个生命周期过程中。通过重新编程或重新配置,FPGA不需要支付额外的工程成本(采用ASIC时这是不可避免的)即可满足升级要求。进一步,一些FPGA制造商还提供封装兼容情况下的密度升级能力,即在原来的PCB设计不变的情况下提供更多的逻辑容量,从而在系统要求剧烈变化时延长电子平台的寿命。
这些能力和优点不仅使FPGA器件对于设计人员更具吸引力,同时还允许他们更为自由地选择微处理器或微控制器。在设计中使用FPGA,设计人员就可根据需要选择成本优化的微处理器或微控制器,或者选择功能更丰富的产品。这一灵活性可直接降低汽车电子组件的总体解决方案成本。
LatticeECP和LatticeEC FPGA器件还提供了一项独特的成本节约特性,支持标准SPI存储器配置。传统上,基于SRAM的FPGA需要使用FPGA供应商提供的价格较高的专用非易失性boot PROM。这些PROM在整个FPGA解决方案成本中占了35%以上。与此对比,低成本业界标准的SPI存储器对于大批量应用非常理想。SPI存储器配置时间快、成本低并且占用的PCB空间更小。
射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...
射频和天线工程师培训课程详情>>