pads中怎么隐藏原理图元件管脚

"Setup"-->"Display"-->"visible only"这行,pin number不打勾

不对,应该是:"pin number"这列不打勾
可视/不可视==勾/不勾

不是pin number 是pin！

原理图,还是PCB图
padslogic, 我是这么处理的:不用的引脚一般不连线,
orcad capture,有"Edit Part" 引脚的"pinvisible"勾选

把一个封装做成几个Gates，像一些大芯片（或者很多与与非门等模块的IC）一样，一个封装，几个模块（Gates），你调用一个就可以了，其他不用的管脚的放到另外Gates不调用出来，这样是比较规范的做法
随便点的，比如原理图做2个脚，PCB做4个脚，一样可以调用的，多的脚没有关系的。

先要创建的是CAEDecal就是逻辑元件图
然后创建的是PartType
pads logic -->"Tools"-->"Part Dditor">file-->new-->
选part type
"Edit Electrical"中
-->"pins"选项卡-->设置引脚pin group"选"signal pin"则不会显示
GND或电源Vcc,类型