多层板的层定义中，信号层用no plane还是split？

一个多层板，大概是8层或者10层（有多个BGA封装的器件）
有多个信号：a_data.a_address，b_data.b_address，时钟，差分线，一般信号线
要是把data放在一个内层，a_data和b_data应该不是同一个网络吧，应该用no plane还是split呢？
要是分开，a_data用inner 2，b_data用inner 4，那inner 2用no plane还是split呢？inner 4用no plane还是split呢？
当我把inner 2设置为no plane的时候，我分配不了a_data到inner 2，我对BGA封装的器件FIOUT时候，我怎么能把a_data打过孔到inner 2呢？
遇到好多问题啊，画图画得要崩溃了·

要设置条件规则

设置好class后，进行setup->rules->class界面中。
选择你要设置的class后，再点一下右边的routing.

比如你想走在哪一层就将哪一层添加进来.

data应该是数据线，address应该是地址线吧。
在pads中，跟split没关系，因为split是平面分割，你的这些线应该就是走线。
多个bga器件，看样子是高速电路，如何走线、分配内层首先要考虑信号完整性，先仿真吧。

data是数据线，address是地址线，是主控芯片和RAM、DDM、FLASH之间的连线，速度都比较高，上百兆的速度，我把它们都布内层去了。
我还有很多的时钟信号和差分对，时钟大部分是上百兆的，这种高速时钟线一般是布顶层吗，差分线最好也都布顶层吗？
仿真主要仿真什么参数呢？
十分感谢楼上2位的热心回答

仿真俺不会玩呀,,,但是如4楼所说split与走线没关系的,一般来说层最好不要设no plane,这样对于加铜皮不方便,可以都考虑设为Mix
时钟最好应该是在表层的,减少阻搞的不连续,,而差分:个人认为重要的是保持差分的距离,不一定是在表层的

仿真用hyperlynx，2007sp4很好，有一个教程，比较简单，而且系统也挺稳定。
参数的设置几句话说不清楚，再说我SI的水平很一般，你找一些SI的书吧。

马马虎虎，要做个高手不易