- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
DDRx的阻抗
录入：edatop.com 点击：
今天猛然间看到，DDR走線的特性阻抗設計5060歐姆，DDR2設計50歐姆，DDR3設計40歐姆，这样子对么？
都按50欧设计的路过.
DDR3設計40歐姆应该是地址线. 这些线走线都比数据线粗
DDR那里的数据线与地址线之类的一般是按50ohm设计的，时钟线走的差分 就要做100ohm的差动阻抗控制了。
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
天线设计工程师培训课程套装，资深专家授课，让天线设计不再难...
上一篇：新手Create Decal TSSOP-8
下一篇：PADS layout 不能把remove loop关闭吗？达人点一下，先谢了.
射频和天线工程师培训课程详情>>
