用PADS 2007 (PADS LAYOUT ) Verify Design 验证时，与电源层连接的过孔问题，

"stitching属性去掉，就不报错误了。"
这个方法有效。我的是从pads9.3转成2007出现这个报错，具体原因不知。

LZ怎么解决这个问题呢？你发的那个图我看不到？

谷歌，百度了很久，还是没有找到解决的办法，
恳请各位DX帮忙分析一下，非常感谢，
软件名称：pads 2007 —PADS LAYOUT
具体问题如下，我的板子是六层的,一TOP LAYER, 二GROUND LAYER,三INNER LAYER1
四INNER LAYER2,五POWER LAYER ,六BOTTOM LAYER
其中 POWER LAYER 用的是Plane Type 为 no Plane , 采用，在电源层，将多种电源进行分割的方式。
现在出现的问题是，我通过过孔(via通孔)与电源层连接，例如：我用过孔将电源层 VCC1V8的电源引出来，连接到芯片或电阻电容的引脚上，
在进行Verify Design 的 connectivity 检查时，提示VCC1V8 有很多没连上。
现在有一点不明白的是，过孔都是连接到同一电源层net上，为什么会提示错误呢
恳请指教，多谢
文件见附件
附：出错报告
CONTINUITY ERRORS REPORT -- hello.pcb -- Wed Nov 25 16:55:52 2009
Isolated subnets for: VCC1V8
*** subnet # 1
C138.1 VIA(5622.72,-4063.94 L1)
*** subnet # 2
C81.1 VIA(6002.4,-2068.94 L1)
。
** subnet # 21
COPPER(5803.5,-3606.5 L1) HATCH OUTLINE(6712.5,-3216.25 L5) R47.1 VIA(6275,-4075 L1)。

你把文件发上来好分析下这样不好找原因

好的，谢谢，O(∩_∩)O

我的PCB图，在附件中，恳请各位DX帮忙
wyxdemo.rar

电源层的plane都没分配网络，

谢谢您的回复，电源层应该是分配网络了的，
现在问题解决了，不过还不是很清楚原因。
把提示错误的过孔的file:///E:/Circuit/bisi/via
stitching属性去掉，就不报错误了。
知道的朋友，帮忙解释一下，O(∩_∩)O谢谢

為何要用NO PLANE呢?
用CAM PLANE才可以ASSIGN NETS
並且電源與地層用COPPER來鋪會較好
有的TRACES打架了

wengui
电源层是采用，多种电源共用一层，根据供电类型，进行电源层分割。

我的版本查出来是没有错误的阿

lisaliang0520
这个板最初是用2005画的，后来用2007改了这后，再做检查就有错误，不知您用的那个版本

good

怎么解决呢