基于反相SEPIC的高效率降压/升压转换器的设计

许多市场对高效率同相DC-DC转换器的需求都在不断增长，这些转换器能以降压或升压模式工作，即可以将输入电压降低或提高至所需的稳定电压，并且具有最低的成本和最少的元件数量。反相SEPIC(单端初级电感转换器)也称为Zeta转换器，具有许多支持此功能的特性(图1)。对其工作原理及利用双通道同步开关控制器ADP1877的实施方案进行分析，可以了解其在本应用中的有用特性。

图1. 反相SEPIC拓扑结构

初级开关QH1和次级开关QL1反相工作。在导通时间内，QH1接通，QL1断开。电流沿两条路径流动，如图2所示。第一条路径是从输入端经过初级开关、能量传输电容(CBLK2)、输出电感(L1B)和负载，最终通过地流回输入端。第二条路径是从输入端经过初级开关、地基准电感(L1A)和地流回输入端。

图2. 电流流向图;QH1闭合，QL1断开

在关断期间，开关位置刚好相反。QL1接通，QH1断开。输入电容(CIN)断开，但电流继续经过电感沿两条路径流动，如图3所示。第一条路径是从输出电感经过负载、地和次级开关流回输出电感。第二条路径是从地基准电感经过能量传输电容、次级开关流回地基准电感。

图3. 能量传输图;QL1闭合，QH1断开

应用电感伏秒平衡原理和电容电荷平衡原理，可以求得方程式1所规定的均衡直流转换比，其中D为转换器的占空比(一个周期的导通时间部分)。

(1)

上式表明：如果占空比大于0.5，输出端将获得较高的调节电压(升压);如果占空比小于0.5，调节电压会较低(降压)。此外还可分析得到其它相关结果：在无损系统中，能量传输电容(CBLK2)上的稳态电压等于VOUT;流经输出电感(L1B)的直流电流值等于IOUT;流经地基准电感(L1A)的直流电流值等于IOUT × VOUT/VIN。该能量传输电容还能提供VIN至VOUT的隔直。当存在输出短路风险时，此特性很有用。

分析还显示，反相SEPIC中的输出电流是连续的，对于给定输出电容阻抗，会产生较低的峰峰值输出电压纹波。这就允许使用较小、较便宜的输出电容;相比之下，在非连续输出电流拓扑结构中，为了达到同样的纹波要求，需要使用较大且昂贵的电容。

通常，次级开关(QL1)是一个单向功率二极管，它会限制这种拓扑结构的峰值效率。然而，利用ADI公司双通道同步开关控制器ADP1877(见附录)的一个通道，并采用双向MOSFET作为次级开关，可以设计一个“完全同步配置”的反相SEPIC。这样，峰值效率将大大提高，同时可以降低输出电流大于1 A的转换器尺寸和成本。

图4显示完全同步反相SEPIC配置的功率级，它利用ADP1877实现，只需要三个小型、廉价的额外器件(CBLK1、DDRV和RDRV)，其功耗可以忽略不计。

图4. 同步反相SEPIC的功率级，利用ADP1877的通道1实现

反相SEPIC的理想稳态波形如图5所示。通道1开关节点SW1(见附录图A)在VIN + VOUT (导通时间内)和0 V(关断时间内)之间切换。将电荷泵电容CBST, 连接到SW1，以便在导通时间内将约为VIN + VOUT + 5 V的电压施加于高端内部驱动器的自举上电轨(BST1引脚)和高端驱动器的输出(DH1引脚)，从而增强初级浮空N沟道MOSFET开关QH1。箝位二极管DDRV, 确保稳态输出期间CBLK1上的电压约为VOUT + VFWD(DDRV)，该电压参考ADP1877的DH1引脚到QH1栅极的电压。在关断时间内，当X节点电压约为–VOUT时，CBLK1上的电压阻止初级开关产生高于其阈值的栅极-源极电压。

图5. 同步反相SEPIC的理想波形(忽略死区)[p]

ADP1877具有脉冲跳跃模式，使能时，可以降低开关速率，只向输出端提供足以保持输出电压稳定的能量，从而提高小负载时的效率，大大降低栅极电荷和开关损耗。在同步反相SEPIC和同步降压拓扑结构中均可以使能此模式。图4所示DC-DC转换电路只需要双通道ADP1877的一个通道，因此另一通道可以用于任一种拓扑结构。

电感耦合和能量传输电容

图4中，功率电感L1A和L1B显示为彼此耦合。在这种拓扑结构中，耦合电感的目的是减少输出电压和电感电流的纹波，并且提高最大可能闭环带宽，下一部分将对此加以说明。

虽然这些电感互相耦合，但并不希望耦合太紧，以至于将一个绕组的大量能量通过铁芯传输至另一个绕组。为了避免这一点，必须求得耦合电感的泄漏电感(LLKG)，并选择适当的能量传输电容(CBLK2)，使得其复数阻抗的幅值为泄漏电感与单个绕组电阻(DCR)的复串联阻抗的1/10，如方程式2、3、4所示。按照这一关系设计电路，可使耦合铁芯所传输的能量降至最低。泄漏电感可以根据耦合电感数据手册中提供的耦合系数计算。

(2)

(3)

(4)

匝数比最好为1:1，因为对于给定水平的输出电压纹波，此时各绕组只需要分立电感所需电感的一半1。可以使用1:1以外的匝数比，但其结果将无法用本文中的方程式准确描述。

小信号分析和环路补偿

反相SEPIC转换器的完整小信号分析超出了本文的范围，不过，如果遵照下述原则，完整分析将更具学术意义。

首先必须计算谐振频率(fRES)时的许多复数阻抗交互，以便求得目标交越频率的上限。当电感解耦时，此频率降低，导致最大可能闭环带宽显著降低。

(5)

在此频率时，可能有300°或更大的“高Q”相位迟滞。为了避免转换器在整个负载范围内相位裕量偏小的问题，目标交越频率(fUNITY)应为fRES的1/10。此谐振的阻尼主要取决于输出负载电阻和耦合电感的直流电阻。在较小程度上，阻尼还取决于能量传输电容的等效串联电阻(ESR)和功率MOSFET(QHl和QL1)的导通电阻。因此，当输出负载电阻改变时，闭环传递函数的特征在该频率时发生明显变化也不足为奇。

耦合系数通常不是一个能够精确控制的参数，因此应将目标交越频率设置为比fRES低10倍的值(假设fRES小于开关频率fSW)。当fUNITY设置适当时，可以使用标准“II型”补偿——两个极点和一个零点。

(6)

图6显示同步反相SEPIC降压/升压拓扑结构中ADP1877反馈环路的等效电路。上框包含功率级和电流环路，下框包含电压反馈环路和补偿电路。

图6. 同步反相SEPIC拓扑结构中ADP1877具有内部电流检测I环路的功率级和补偿方案[p] [p]

精确计算初级开关的开关损耗超出了本文的范围，但应注意，从高阻态变为低阻态时，MOSFET上的电压摆辐约为~VIN + VOUT 至 ~0 V，流经开关的电流摆辐为0 A至IOUT[1/(1 – D)]。由于摆幅如此之高，开关损耗可能是主要损耗，这是挑选MOSFET时应注意的一点;对于MOSFET，反向传输电容((CRSS)与RDS(ON)成反比。

初级开关和次级开关的漏极-源极击穿电压(BVDSS均须大于输入电压与输出电压之和(见图5)。

峰峰值输出电压纹波(VRIPPLE)可通过下式近似计算：

(17)

流经输出电容的电流均方根值 (I rms COUT) 为：

(18)

方程式12所表示的峰峰值电感电流(IL)取决于输入电压，因此必须确保当此参数改变时，输出电压纹波不会超过规定值，并且流经输出电容的均方根电流不会超过其额定值。

对于利用ADP1877实现的同步反向SEPIC，输入电压与输出电压之和不得超过14.5 V，因为电荷泵电容与开关节点相连，当初级开关接通时，其电压达到VIN + VOUT。

实验室结果

图8显示5 V输出、3 V和5.5 V输入时同步反向SEPIC的功效与负载电流的关系。对于需要在3.3 V和5.0 V输入轨之间切换的应用，或者当实时调整输入电压以优化系统效率时，这是常见情况。采用1 A至2 A负载时，无论输入电压高于或低于输出电压，转换器的效率均超过90%。

图8. 效率与负载电流的关系

与图8相关的功率器件材料清单见表1，其中仅采用常见的现成器件。一项具可比性的异步设计采用一个具有低正向压降的业界领先肖特基二极管代替QL1，在以上两种输入电压下，其满载时的效率低近10%。此外，异步设计尺寸更大、成本更高，而且可能需要昂贵的散热器。

表1. 功率器件

标志符产品型号制造厂商值封装备注

QH1/QL1FDS6572AFairchild Semiconductor20 BVDSSSO8功率 MOSFET/6 mΩ (最大值) @ 4.5 Vgs @ 25°C Tj

L1A/BPCA20EFD-U10S002TDK每个绕组3.4 µH30 mm × 22 mm × 12 mm1:1:1:1:1:1 耦合电感/铁氧体/每个绕组35.8 mΩ (最大值) DCR

结束语

许多市场对输出电压高于或低于输入电压(升压/降压)的高效率同相转换器的需求都在不断增长。ADI公司的双通道同步开关控制器ADP1877允许用低损耗MOSFET代替常用于功率级的高损耗功率二极管，从而提高效率，降低成本，缩小电路尺寸，使系统达到苛刻的能耗要求。只要遵循几项原则就能快速算出可靠补偿所需的元件值，并且利用常见的现成器件便可实现高效率。