首页 > 电子设计 > PCB设计 > PADS设计问答 > PADS LOGIC中怎么ERC检查原理图的错误？

PADS LOGIC中怎么ERC检查原理图的错误？

录入：edatop.com 点击：

各位：最近小弟在学习pads LOGIC，做完一个原理图，想检查下，怎么没有发现ERC这个功能呢？是软件本身没有还是在哪里设置？如果没有的话，那用LOGIC画完原理图怎么知道有没有错误呢？

怎么没人回复呢？自己顶起！

这就是PADS的缺点啊，为什么ORCAD那么流行，用于原理图设计？

个人觉得真正的检查还得靠自己，大部分的错误DRC检查不出来

射频和天线工程师培训课程详情>>

射频工程师养成培训课程套装，专家授课，让您快速成为一名优秀的射频工程师【More..】