手机问题

1、如果6223CPU只有最外圈的走表层，其它都是打孔，其中VIA 1-2的用的是0.1/0.3MM
第2层在CPU内部的走线宽度、间距应该设多少？
从网上下载的pcb文件及MTK的参考都是外两圈走TOP层，但我们公司的板子都是最外圈的才走表层的；
而研发给我们的文件是只能看，不能编辑的，也看不到线宽、规则什么的，所以不知道是怎么设
2、需要保护的线如26M、IQ、AUDIO等，包地一般在什么时候包？
A）走好这些线后就包地，这样的话，如果要调整就比较麻烦；
B）需保护的线做好颜色标记，走线时留出包地的空间；
C）全部布好后包，用推挤出来的空间走地线；
一般是怎么在操作？

可以到 [廣場] => [三區] 裡面的 [EDA365作品展]有一些MTK現成發展板的 PCB 文件可以參考. (可以用PADS打開看走线宽度、间距和其他走线規則)
舉例:
http://www.eda365.net:6080/forum ... 6orderby%3Ddateline
.這個是 6225 PCB 和原理圖
http://www.eda365.net:6080/forum.php?mod=viewthread&tid=29679&extra=page%3D1%26orderby%3Ddateline

这些文件我都有，谢谢了，我要的是过程

我個人習慣是先走好重要的線後就包地，這樣的調整雖然會比較麻煩，但是這樣不會忘記或遺漏，而且這些線的優先等級本來就比較高，而且這些線是越短越好。當重要的線後固定後，要再次修改的機會很少，最多只要稍微推擠一下即可。

楼上正解

需保护线用A和B两种方法。A方法给走线带来一定的麻烦，但让你在后继工作的包地处理轻松很。B方法如果对自己走线规划有信心那么选择B。C方法建议不使用，因为这样做会使包地处理很累。

23C，外围第二圈选择从表层出线，到BB外后再过孔，
。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0?25MM，打偏孔制做。

23C，外围第二圈选择从表层出线，到BB外后再过孔，
。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0?25MM，打偏孔制做。线宽、线与过孔局部3mils，线宽、间距找PCB板厂确认。这样做后面的规则检查很麻烦，还有推挤走线也有问题。

23C，外围第二圈选择从表层出线，到BB外后再过孔，
。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0?25MM，打偏孔制做。线宽、线与过孔局部3mils，线宽、间距找PCB板厂确认。这样做后面的规则检查很麻烦，还有推挤走线也有问题。

23C，外围第二圈选择从表层出线，到BB外后再过孔，
。如果外围第二圈必须从第二层出线，那么过孔的PAD需改为0?25MM，打偏孔制做。线宽、线与过孔局部3mils，线宽、间距找PCB板厂确认。这样做后面的规则检查很麻烦，还有推挤走线也有问题。

谢谢大家，明白了
网上下载的都是外两圈走表层，不知道我们公司的板子为什么要这样
而且VIA 1-2的用的是0.1/0.3MM，也没有打偏孔处理
网上下载的PCB有些偏孔，有些没有，可能各公司规定不同

外两圈走表层,那第二圈就只能用3mil线宽和3mil的间距.
你们公司之所以第二圈不让走表层,是不想用3mil的线宽和间距,3mil的加工难度要比4mil的大,费用也会相应增加.
尽量不打偏孔,有时不得已打偏孔是为了有空间出线.为折衷处理

好像不对啊，CPU的焊盘0.27，打孔的话用的是0.1/0.3，比表层的还要大啊
线宽和间距不还要小吗？

MARK

CPU就用0.1/0.25的