PADS让人郁闷的事情

各位大侠，前几天遇到这个问题让人郁闷，画图时BGA上的所有出线都已经全部拉出到板子边缘的插排附近，为了让线顺一点，按照拉出的线的顺序在logic中换了原理图上器件的pin脚位置，结果再一同步，pcb中拉出的线全部变成了飞线，研发过程修改很正常的事情，要是这种修改都要让人大动干戈，那还不郁闷死，哪有一次就把原理图，布局这些都弄好不变懂的，一时感觉这软件太烂了吧，还有同一net的连线就不能一条线拉过去吗，非要连一个再连一个，真是一点也不智能。希望赶紧改进。不知其它人有没有这样经历？

这个没办法，同步线会掉的

我操，这种事我遇到多了，我也很无奈，一般我就是关掉不保存呵呵。我是用9.2的，我准备升级update1看看。

所以说感觉软件不很健全，应该改进。
自己顶一下

唉，又是一个操作不当怪软件的人

建议楼主在LAYOUT中使用ECO模式直接交换，再导回原理图中试试。

顶，现在这种人真的不少！

9.2 有update 了？

看来还是仔细点才行啊

软件是死的，人是活的

希望大家多学习。不要老说软件。

这和操作有什么关系，发帖要的是解决办法或者是建议，不是让你来说三道四的，7楼照你的意思，自己不属于“这种人”了，那你是什么人啊，什么都知道都会的“全才”？那我就纳闷了，怎么就知道顶别人，自己么主见啊！晕了，说个自己的见解都要招来别人说这说那的，那以后还在论坛里发什么贴啊，论坛就是大家互相学习和进步的地方，要给别人带来帮助和建议，要是老是自以为是，那就少说话，闭嘴！

你的问题用PADS的人都碰到过
1 可以把你线先存起来，调完网表后，再把线调出来 ，天外有天，方法有很多，说的不全和不好还请后人补上
2 我不清楚你的意思，是想要一拉线连几个点还是想不按照飞线的顺序连，不管哪种，软件也是为了严谨一些，别的平台也是这样的

呵呵，谢谢楼上见解，可能我说的不太清楚，其实就是BGA出线后到四边的插排后线有交叉不是一根一根很顺的排列的接到各个接口的，所以需要在原理图里面调一下插排给pin脚的位置，然后PCB里连线就很顺了，嘿嘿！

例如：我一般方法是在logic里面将U300，复制，粘贴后改为U307，按照PCB中拉出线的顺序修改U307各pin脚位置，然后再和PCB同步，在PCB里替换一下就OK啦，然后ECO模式下删除U300，原理图中也删除，就OK啦！呵呵，其实发帖之前就是这样子做的，只是觉得比较麻烦，就发帖看看能否改进和有没有更好的方法？JIMMLY说操作不当，那请给个好的建议或者方法！