- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
关于verify design 操作时的问题
录入：edatop.com 点击：
请教各位，当我运行verify design 检查clerance时， 总是需要很长时间，但是检查连接性错误时速度很快，应该是板子的问题，另外的板子不会这样，大家知道具体是那边的问题的呢，请教！
碰到这种问题建议先导出asc文件，再新建一个pcb，再导入，不行的话就不导出规则再试一次。
可能板上的错误太多，超过几千个错误的情况下就会比较慢一点。
也可以先按二楼的处理方法
按照二楼的方法，发现板子导不进来，死机了，三楼说的可能有几千个错误，不是的，只有5个错误的，我怀疑就是板子本身的问题，可是就是找不出真正问题具体在哪里， ，有好的idea吗？
导不进来应该就是pcb的问题了。肯定是哪个地方文件有错误
朋友，我就是不知道是哪个地方的问题，在提出这疑问
你在PCB中键入I，回车试试看
（这一步是进行数据库整理）
如果还是不行的话，你就把原文件放上来吧。
好的，我把原文件发上来吧，你说的I 我之前已经试过了，不行的， 加121202194，可以吗？
没有原文件
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
天线设计工程师培训课程套装，资深专家授课，让天线设计不再难...
上一篇：PCB设计经验讲谈
下一篇：想转行学PCB制图.望各位给予指点.
射频和天线工程师培训课程详情>>
