- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
一个关于PADS Logic原理图设计的问题.
录入：edatop.com 点击：
在设计原理图的时候，我们都会遇到有某些IC的引脚是不使用的(NC)，此种情况在protel中可以使用一个X放置在该引脚处，使其不进行ERC检查，那么在pads Logic中呢？怎样才能实现同样的功能，屏蔽掉不使用的引脚，以使在unused报告中不出现这些本来就不需要连接的引脚。请各位指教啦。
logic没有此功能。
pads容易出错
没有这个功能啊，就是啊，这样用起来就不那么得心应手了呢。
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
射频和天线工程师培训课程详情>>
