一种12位50 MS／s CMOS流水线A／D转换器

摘要：采用TSMC 0．18 μm 1P6M工艺设计了一个12位50 MS／s流水线A／D转换器(ADC)。为了减小失真和降低功耗，该ADC利用余量增益放大电路(MDAC)内建的采样保持功能，去掉了传统的前端采样保持电路，采用时间常数匹配技术，保证输入高频信号时，ADC依然能有较好的线性度；利用数字校正电路降低了ADC对比较器失调的敏感性。使用Cadence Spectre时电路进行仿真。结果表明，输入耐奎斯特频率的信号时，电路SNDR达到72．19 dB，SFDR达到88．23 dB。当输入频率为50 MHz的信号时，SFDR依然有80．51 dB。使用1．8 V电源电压供电，在50 MHz采样率下，ADC功耗为128 mW。
关键词：A／D转换器；流水线结构；时间常数匹配；数字校正

0 引言
A／D转换器(ADC)作为数字世界与真实世界的接口已经成为了现代电子系统不可或缺的一部分。在各种类型的ADC中，流水线结构是当今满足高速高精度要求的重要实现手段。在一些需要10位以上转换精度，数十兆转换速率的场合，如无线通信、雷达、数字视频广播处理等领域，流水线ADC得到了极广泛的应用。传统的流水线ADC前端总是配置有采样保持电路(SHA)。SHA除了自身消耗一定的面积和功耗外，还引入了很大的噪声，是流水线ADC的主要噪声源之一。由于高的噪声需要用大电容来克服，因此，取消SHA会允许系统使用更小的电容，这对减小系统功耗有决定意义。另外，采样保持电路还会因为让输入信号混入谐波成分而给ADC带来失真。在ADC前端使用SHA的唯一原因是由此可以避免当输入信号频率较高时，ADC的性能受到孔径误差的限制。
本文设计了一个没有SHA电路的12位50 MS／s的流水线ADC。通过使用时间常数匹配技术来抑制高频输入时产生的孔径误差。利用数字校正电路降低、ADC对比较器失调的敏感性。结果表明，输入耐奎斯特频率的信号时，电路SNDR达到72．19 dB，SFDR达到88．23 dB。当输入频率为50 MHz的信号时，SFDR依然有80．51 dB。

1 系统结构设计
流水线ADC由多级级联而成，对于级数和每级的精度都有不同选择。使用每级1．5位的结构可以多产生1位冗余位来进行数字冗余修正，大大减小比较器失调造成的影响；其次，这种结构的反馈系数是0．5，运放可以获得较大的闭环带宽。
图1是ADC结构示意图。整个流水线由10级，每级1．5位的子级电路和1个2位的快闪型ADC(FLASH ADC)组成。输入信号直接输入到第一级，经过逐级转换，把得到的22位数字输出送入数字误差校正单元进行校正。最后输出12位的数字码。

由于没有SHA模块，故利用第一级电路中经修改过的余量增益电路(MDAC)替代SHA完成对输入信号的采样保持。具体的实现方式如图2所示。
图2中MDAC由运算放大器，采样电容Cs1，Cs2，编码控制电路及一系列开关构成。Cc1，Cc2和2个比较器构成子A／D转换器(Sub ADC)。第1级电路的时钟被分为了三相。输入信号在CKSP结束时被采样到Cs1，Cs2，Cc1，Cc2上。为了保持高线性度，输入开关采用了栅压自举(Boot-strapped)开关。在CKL相时，Cc1，Cc2与输入参考电压相连。Cc1，Cc2与比较器相连接的极板一侧会感生出输入参考电压与输入信号的差值。把这个差值送入比较器即可得到输入信号与参考电平的大小关系。当CKL结束时，锁存器锁存比较结果。而编码电路则根据比较结果生成控制码供MDAC求值时使用。在CK1相位时，Cs1与输出相连，Cs2根据控制码与不同的参考电平相连，MDAC开始求值。
第2～10级电路使用传统的每级1．5位的结构。同时，由于每级电路对精度的要求逐渐放低，因此可以在每级使用不同规格的运放以降低功耗与面积。本文使用了3种功耗依次递减的运放。可以设计更多的运放，以进一步降低功耗。
[p]
2 电路设计
2．1 采样网络的时间常数匹配
如前所述，直接利用MDAC以取消SHA模块会带来潜在的孔径误差的问题。由图2可知，MDAC与Sub ADC通过两组不同的开关与电容组成的采样网络对输入信号采样。由于采样网络直接面对快速变化的输入信号而非采样保持电路输出的直流信号，因此，采样网络时间常数的失配会造成MDAC与Sub ADC采样到的电压不同。并且这种误差会随着输入信号频率的增加而增加。当误差超过数字校正电路所能处理的范围时ADC的性能就会下降。为了克服时间常数失配引起的ADC高频性能的退化，两个采样网络的时间常数不能失配过多。另外，第1级电路的位数越低，数字校正电路可以处理的误差电压就越大，这可以放宽对时间常数匹配的要求。
当输入频率是fIN，幅度是Vref的正弦波时，如果MDAC与Sub ADC的采样网络的时间常数分别是τ，τ+△τ(△τ表示他们之间的失配)，且当采样网络的带宽远高于输入信号的带宽：

对于1．5位的结构，数字电路可以校正的误差范围是1／4Vref。为了不让孔径误差超过这个范围，必须使得：

因此只要两者之间的时间常数的失配不超过40％，孔径误差就会落在数字电路的校正范围以内。实际上，数字校正电路处理的误差还应该包括比较器的失调电压，所以应该保证MDAC与Sub ADC的采样网络时间常数失配小于40％。

本文使用的Bootstrapped开关作为输入开关。这种开关在导通时可以保持导通电阻恒定，这样，因为开关导通电阻与输入信号相关而造成的非线性会被大大降低。具体电路如图3所示。M1，M2，C1，C2组成电荷泵，使M3的栅极与低电平为VDD，高电平为2VDD的方波信号相连。在CK为低电平时，M3和M12同时导通，使电容C2充电至电源电压。此时M10，M7导通，M11的栅极通过M7和M10与地相连，M11处于断开状态。当CK为高电平时，M10，M3，M12断开，M8，M9导通，这样，C3上的电压加到M11的栅源两端。可见在CK为高电平时M11的栅源电压一直固定在VDD，与输入信号无关。对于Sub ADC与MDAC，输入开关的导通电阻可以分别表示为：

由于Bootsrapped开关在导通时，开关管的栅源电压保持在VDD，因此开关的导通电阻只与开关管的尺寸有关。这样开关导通电阻因与输入信号相关而产生的非线性就被大大降低。
为了保持两条信号通路的时间常数(τ=RC)一致，有：

于是，MDAC与Sub ADC的采样开关的尺寸应该满足：

式中：RONM，RONF，CS，Cc分别指MDAC与Sub ADC的采样开关的导通电阻和采样电容；(W／L)M，(W／L)M分别指MDAC与Sub ADC的开关管的尺寸。
2．2 运算放大器
运算放大器是流水线ADC中最重要的单元模块，其消耗了整个ADC的大部分功耗。为了避免运放有限增益与带宽对ADC的转换精度产生影响，运放的开环增益和单位增益带宽必须满足：

设计的运放如图4所示。主运放采用折叠式结构以扩大输出摆幅。自举放大器商样是两个折叠式放大器，其输入管分别采用PMOS管与NMOS管输入。这样主运放中靠近电源与地的晶体管只需一个过驱动电压大小的压降，这可以避免辅助运放限制主运放的输出摆幅。辅助运算放大器可以显著提升运算放大器的整体增益，但是它会与主运放形成局部反馈环路。该环路会在传输函数中引入零极点对。零极点对会延长运算放大器的建立时间。

[p]
为了避免零极点对的影响，应该使辅助运放的单位增益带宽(Waux)满足：

式中：Wc为主放大器构成的反馈环路的环路单位增益带宽；Wp2为主放大器构成的反馈环路的非主极点频率。
考虑到辅助运放的负载电容较小，可以使用较小的驱动电流。设计中，取辅助运放是主运放电流的1／8。整体运放使用开关电容共模反馈稳定输出共模电压。表1列出了第1级使用的运算放大器的几个主要参数，其余运放根据所在级的等效负载电容按比例减小偏置电流。

2．3 比较器
使用数字校正技术可以放宽对比较器失调电压的要求，简化比较器的设计。设计的比较器由3级组成：预防大级，重建锁存器和输出级，如图5所示。使用预防大级，可以减小传输延时。由于预放大器的增益不需要很大，使用40μA的尾电流，这样可以减小整个比较器的静态功耗。在CLK为高时，输出端箍位于阈值附近，在CLK变为低后，重建锁存器形成正反馈环路，将预放大级输出的电压差不断放大，直至将输出分别拉到电源和地。输出级采用反相器，提升比较器的驱动能力与避免亚稳态效应。

3 结果与分析
为了验证ADC的性能，在ADC的输入端加入单一频率的正弦波，并对输出波形进行傅里叶分析。图6是采样频率是50 MHz，输入25 MHz正弦波时的输出频谱图。此时电路的SNDR=72．19 dB，SFDR=88．23 dB，对应ENOB=11．70 b。图7是输入50MHz正弦波时，输出信号的频谱图，此时电路的SNDR=71．59，SFDR=80．51 dB对应ENOB=11．59 b。可见，通过取消SHA和匹配ADC的两条通道的时间常数，在输入低频和高频信号时ADC始终具有较好的线性度。在采样频率时50 MHz时，ADC的功耗为128 mW(不含参考电压产生电路)。表2列出了ADC的主要性能参数。

4 结语
设计了一个12位50 MS／s的流水线ADC，该电路使用0．18μm 1P6M工艺实现。通过取消前端采样保持电路，消除了采样保持电路引起的失真和带来的功耗开销；经过仔细匹配输入时间常数，保证ADC在输入高频信号时依然保持足够线性度；使用运放缩减技术，进一步辟低了功耗。仿真结果表明，该ADC满足设计要求。