程控任意波形功率电源的研究

摘要：采用了以单片机为核心，应用大规模集成逻辑器件FPGA、高速D／A转换器MAX5885和功率放大电路的方案设计了一款任意波形功率驱动电源。系统由单片机控制各个模块，频率合成电路合成所需的不同频率的时钟作为控制地址计数器的时钟信号，而地址计数器的计数输出提供读取存储的数字波彤数据的地址，数据经数模转换为模拟信号并经过功率放大后输出。该电源可以双路输出1 Hz～1 MHz频率范围内幅度、频率和相位可调的任意波形，同时将输出信号进行功率放大以达到有效驱动负载的目的。测试结果表明，该电源在最大输出电流为2 A时最大输出功率为200W。
关键词：任意波形发生器；单片机；频率合成；FPGA；功放电路

随着微电子技术和大规模集成电路制造技术的发展，大规模集成数字电路的应用越来越广泛。文中应用了频率合成技术和EDA技术设计了输出信号幅度、频率和相位可调的高稳定度程控任意波形功率电源，使得该电源具有频率稳定度高、相位噪声低以及大功率输出的特点，其意义在于解决振动研究、新型传感器研究、微机电系统研究、微流体研究、纳米系统研究等精密工程领域的科学研究与工程研究对高稳定度任意波形功率驱动电源的需求，为相关科学研究与工程研究奠定基础。

1 任务要求
就双路输出高稳定度任意波形功率电源的相关技术开展研究工作，电源的功能包括：1)输出一路电压信号，一路电流信号(或两路电压信号或两路电流信号)，两路信号相位可在O～360°范围内调节；2)输出信号的频率可在1 Hz～1 MHz内调节；3)输出电压可在0～±100 V(或0～200 V)范围内调节；4)输出电流可在10mA～2A范围内调节。

2 系统构成
2．1 本系统主要包括两大部分
1)任意波形信号发生器的研制，主要包括频率合成器、频率调节器、相位调节器、幅度调节器和波形合成器。频率合成器用以产生系统中不同的时钟频率，频率、相位和幅度调节器则相应调节两路输出信号的频率、相位差和幅度的大小，而波形合成器则将各种数字波形转化为模拟波形。
2)功率放大器的研制，主要用以对输出的各种波形信号进行整形和功率放大以便达到大功率输出的要求。
2．2 系统组成框图
双路功率电源的一般构成如图1所示。

3 电路设计
由微处理器控制的频率合成电路产生不同的时钟频率，然后以此时钟频率为基准控制地址计数器产生顺序地址以读取存于波形存储器中的波形数据，数字波形数据经过模数转换器转换为模拟信号，此模拟信号经由功率放大电路进行功率提升后即可输出。信号频率的调节要保证高稳定度频率的输出和尽可能低的相位噪声。通过改变地址计数器的初始计数值达到对输出信号相位调节的目的，而信号幅度的调节可以由另一路D／A去控制模数转换的D／A转换器的基准参考电压而实现。
3．1 频率合成电路
其难点在于合成输出频率范围为36 Hz～36 MHz，以步长为36 Hz步进的高稳定度基准时钟。设计中波形数据深度为36点，这样若合成频率的分辨率为36 Hz，即以36Hz步进的时钟频率即可获得分辨率为1 Hz的输出信号。
常用的频率合成的方法包括镇相环法和直接数字频率合成(DDS)法。其中锁相法所采用的锁相频率合成技术在近年发展较快，电路较为简单，成本较低，应用也较广泛，但其频率转换速度不快，频率分辨率不高，当频率较高时分频电路和电路控制变得复杂，这使得该技术的应用受到了一定的限制。由于采用锁相环法可以利用其较低的相位噪声、较高的频谱纯度以及且输出信号稳定的特性，因此在本系统中得到了应用。
锁相环采用74HC4046，其压控振荡器是一种由RC电路充放电使其振荡的多谐振荡器式压控振荡器VCO，通过一个外接电容C1，一个或两个R1、R2即可振荡。由于输出频率范围较宽，因此应将时钟频率合理分段合成。需要分段的段数N可由下式确定：

式中fmin、fmax为锁相环输出的最低、最高频率，C=3．270 2，[]为取整号。根据式(1)可得N=8，此时输出频率范围为36 Hz～36 MHz。将频段由低频向高频依次排列，设其频段序号为i(1≤i≤N)，则第i频段的起止频率为fli、fhi由下式确定：
[p]
然后分别确定各个频段外接电容C1和R1、R2的参数，分段合成所需频率。最后控制系统根据不同的设置频率控制模拟开关接通相应的电子元件即可。频率合成部分的电路原理图如下图2所示，其中20 bits的分频器由FPGA实现。

3．2 地址计数器和数据存储器电路
通过可变频率时钟控制地址计数器产生连续的地址以读取相应数据存储器内的波形数据，即可实现不同数字波形的生成。波形数据的深度为36，因此相位分辨率为360°÷36=10°。由于两路输出信号是相互独立的，在双路输出具有一定相位差的信号时需要经计算后分别改变地址计数器的初始预置数以进行输出波形初始相位的调节。
波形数据宽度为16 bits，数据深度为36，以存储10种波形数据计算，则共需36x10x2 Bytes=720 Bytes的存储空间。实际配置1 KBytes的存储空间，同时为了实现能够通过单片机写入数据而达到改变波形的目的，采用双口RAM比较方便。由于输出数据宽度为16 bits，因此只需9 bits的地址线即可，则地址计数器配置输出数据宽度为9 bits的计数器，同时计数器的预置数端用以预置初始值以改变输出波形的初始相位，该预置数经由锁存器锁存后输出至预置端。此外，由于单片机数据宽度为8 bits，故双口RAM的写入数据宽度配置为8 bits，其地址线宽度为10 bits，而输出数据宽度为16 bits。该部分电路全部由FPGA芯片配置而实现。
3．3 D／A转换及幅度调节电路
模拟波形重建采用DAC MAX5885芯片，其参考基准电源由DAC1210芯片控制以实现幅度调节的目的。
MAX5885先进的16位、200 Msps数模转换器(DAC)，满足设计的要求。该DAC工作于3．3 V单电源，可提供无以伦比的动态性能，如77 dBc的无杂散动态范围(SFDR)(fout=10 MHz时)。该DAC支持200 Maps的更新速率，且功耗小于200 mW。
MAX5885采用电流导引结构，该结构支持满量程输出电流范围2～20 mA，允许差分电压输出摆幅在0．1 Vpp至1 Vpp之间。MAX5885具有集成的1．2 V带隙基准和控制放大器，以保证高精度和低噪声特性。此外，单独的基准输入允许用户外接基准，以获得最大的灵活性和提高增益精度。MAX5885的数字和时钟输入设计为CMOS兼容电平。
采用DAC1210实现数字控制模拟信号增益时，将其电路输出设计为：

其中D为数据宽度12 bits的数字量。这样，即可通过设置DAC1210的数字量来控制输出电流的大小，而另一路电压输出可以由电流-电压转电路实现。[p]
D／A转换电路原理图如下图3所示。

3．4 功率放大电路
经由D／A转换器形成的模拟波形信号必须经过功率放大环节以提高输出信号带负载的能力。信号通过功率放大电路时会不同程度地受到噪声的污染，造成信号的幅度、相位的稳定度和失真度被严重削弱，因此高稳定度、低失真度电压及电流功率放大器的研制至关重要。
尽管市场上存在各种各样的线性功率集成放大器，如OPA548是一种高电压，高电流的运算放大器，但其最大输出功率仅为56 W，远远不能满足设计的需要。设计中采用分立器件构建OCL功率放大器，并在传统开环功率放大器的基础上加以改进，设计低噪声、宽频带的闭环功率放大器。功率放大电路的原理图如下图4所示，电路由差动放大级、偏置电路、准互补功放级及射级输出级等部分组成。三极管VQ1、VQ2和VQ3构成差动输入级，VQ4和VQ5为功放级提供偏置电流，VQ7、VQ8和VQ9、VQ10分别构成NPN和PNP型复合管，经复合管组成的准互补功放级放大后并行输出。VQ4、VQ5、VD1和VD2构成功放复合管静态偏置电路，静态时使复合管处于微导通的状态，使功放级工作于甲乙类状态，以克服交越失真。R5、R4组成电流串联负反馈电路，以提高电路的稳定性，减小非线性失真。VQ4、VQ5可选互补的且参数相等的小功率管，输出级应该采用选用大功率管，并需要考虑大功率管的散热问题。此功放的闭环增益为：

4 系统软件的设计
系统软件的设计和编写对整个系统的正常运行起着积极重要的作用，软件编写的好坏直接影响系统功能和性能的好坏。系统软件采用C语言编写。
系统主要流程图如下图5所示。

[p]

5 测试结果
5．1 输出电压测试结果
经功放输出后，信号的电压值如下表1所示。

分析：误差存在的原因在于D／A的转换误差和功率放大电路受外界噪声干扰，从而引起的输出电压幅度的波动。
5．2 频率测试结果
输出信号的频率测试结果如下表2所示。

分析：由于输出信号的频率范围较宽，在将频率合理分段时计算所得参数与器件选择有不同的出入，同时考虑到所用晶振的稳定性以及印制电路板后对系统电路的影响等都会引起输出频率的偏差。
5．3 相位测试结果
输出信号的相位的测试结果如下表3所示。

分析：引起相位误差的主要原因有二，其一在于两路输出信号电路的非完全对称性造成；其二在于两路的功放的相移不同。

6 总结
电源的所有数字电路部分采用FPGA芯片实现，提高了集成度和电路的可性，使输出信号具有频率稳定度高、相位噪声低和信号失真度小的特点，不但简化了系统电路的设计而使得硬件电路体积小、重量轻，同时使得系统工作的可靠性大大提高，降低了设计成本，从而获得了很好的性价比。测试结果表明设计实现了既定指标，各参数的误差均在可接受的范围内。
任意波形功率电源一方面可作为参考电源应用于仪表校验，更重要的是可作为驱动电源应用于振动研究、新型传感器研究、微机电系统研究、微流体研究、纳米系统研究等精密工程领域，从而提供所需的信号。