从logic导入到layout问题(网络表问题）

我从logic导入到layout时出现一个padsnet.err.txt提示：内容如下
Design to Library Part Consistency Check
----------------------------------------
No Library consistency checking errors.
Single/Zero Pin Net Warnings
----------------------------
Net 12V has less than two pins in pcb net list file.
Schematic Connectivity Errors
-----------------------------
Dangling Connections without a Net Name
SPI_FS
AV-SDX2624Y9946
V_DI1
AV-SDX18814 Y6900
......
因为原理图是从Orcad里面导过来的，如果对这种网络重新连接一下线就会消失。以上绿色部分在PCB文件中对部分进行了对比，发现网络也没有错误，不知道这种错误会不会影响后续的确layout,是不是不能忽略?

NET 12V 是少于2个PIN的网络，即属于单点网络了，PADS就会删除处理，
如果12V没连你的电源就有问题了。建议检查下原理图。

谢谢，
上面的那个我明白，只是下面的那个提示呢？
Dangling Connections without a Net Name
SPI_FS
AV-SDX2624Y9946
V_DI1
AV-SDX18814 Y6900
。