倒装芯片封装更具竞争力

录入：edatop.com 点击：

随着倒装芯片封装在成本和性能上的不断改进，加上键合金线价格的不断攀升，从手机到游戏机芯片的各种应用领域里，倒装芯片技术都变得更具竞争力。

回首15年前，几乎所有封装采用的都是引线键合。如今倒装芯片技术正在逐步取代引线键合的位置。倒装芯片的基本概念就是拿来一颗芯片，在连接点位置放上导电的凸点，将该面翻转，有源面直接与电路相连接。倒装芯片避免了多余的封装工艺，同时得到像缩小尺寸、可高频运行、低寄生效应和高I/O密度的优点（图1）。

在从手机和寻呼机到MP3播放器和数码相机的所有热门的消费类电子产品中，几乎都能找到倒装芯片封装。在服务器中，近乎所有的逻辑模块都采用倒装芯片封装。大部分ASIC、游戏机电路、图形处理器、芯片组、现场可编程门阵列（FPGA）和数字信号处理器（DSP）也都已采用了倒装芯片封装（图2）。

图1. 像这个倒装芯片BGA系统级封装（SiP）的应用那样，随着金线键合成本的提升，对倒装芯片的需求在不断增加。（来源： STATS ChipPAC）

图2. 为游戏机CPU设计的倒装芯片BGA。（来源：Amkor）

在过去几年里金丝引线键合的成本不断提高——这使得倒装芯片变得更具吸引力。“如果看一下两到三年前的成本，自然而然是倒装芯片更高，” STATS ChipPAC（新加坡）负责倒装芯片和新兴产品的副总裁Raj Pendse这样介绍。“通常来说倒装芯片所用的封装基板成本是引线键合衬底的两到三倍，但金价的飙升却超过了封装基板的差价。在很宽泛的应用领域里，倒装芯片已经成了更具成本效益的解决方案。过去两种方法的成本平衡点是1000引脚。现在只要在200到700引脚范围内，倒装芯片就更划算。”

倒装芯片的历史回顾

倒装芯片技术的首次应用可以追溯到1964年。根据IBM封装技术战略部门的杰出工程师Peter Brofman介绍，那时他们已经在IBM S/360大型机中采用了混合固态逻辑技术（SLT）。这一技术主要是采用一些大节距的铜珠用作额外支撑，可以防止与无源器件之间的短路。“真正将倒装芯片用在IC中始于1969年，但当时只有四边引脚的方案，”他解释说。“完全面阵列的金属化陶瓷（MC）技术出现在70年代中期。在80年代早期，IBM已经可以完成11×11阵列、节距为250 μm的Pb-5Sn焊料球了。 ”

80年代末和90年代初，摩托罗拉从IBM获得倒装芯片的授权，开始寻找倒装芯片陶瓷载体的替代物，开启了对芯片到载体的下填充物以及低成本FR4有机材料的研究。IBM封装工程经理Patrick OLeary指出，这些工作是与卡上加层的技术并行开发的，这一技术基于1990年的表面多层电路（SLC）工艺，到90年代中期，多芯片载体已经相当普遍。

“到1998年，大尺寸的微处理器开始采用芯片下填充料，并且转向有机倒装芯片加强载体，2000到2001年，35 mm、2-2-2载体基板的价格已经接近3美元，”O’Leary介绍说。“同引线键合相比，倒装芯片仍‘有点贵’，但性价比已经很高，因此图形处理器和游戏机处理器先后从倒装芯片技术中获益，到04、05年左右，已经完成了向有机倒装芯片模块的转移。”

IBM已经将所有新的倒装芯片单芯片模块（SCM）转向多层载体基板。O’Leary指出，处理器向倒装芯片的重大转移使得倒装芯片模块的年复合增长率（CAGR）比十年前提高了35%。“现在CAGR虽然低了一些，但仍然强劲，随着金价的上扬，两种方法的成本平衡点已经降到了200-700 I/O。在更低的引脚数下，整合器件制造商（IDM）将在他们的封装方案中淘汰引线键合——很可能从32 nm节点开始。”

最近，倒装芯片领域其他的里程碑还包括倒装芯片的“凸点工艺”，或者说焊料沉积可选范围的发展。90年代中期，像300 mm这样的大尺寸晶圆驱使IBM和其他厂商从真空蒸发方法转向电镀方法。最近IBM和SUSS MicroTec（德国慕尼黑）共同开发并商业化了IBM的下一代无铅半导体封装技术，也就是可控塌陷芯片连接新工艺（C4NP），目前已进入量产。O’Leary指出，采用C4NP可以在前端就完成预先图形化的焊料球，缩短了工艺流程的时间。可以预先检查焊料凸点，并采用与晶圆级键合类似的技术，一步沉积在晶圆上。这种方法将焊料涂覆的简便性（网版/丝印）和电镀的窄节距能力结合在一起。“C4NP和电镀方法都可以在产品中获得150 μm的C4节距，从而满足硅器件等比例缩减的要求，”O’Leary介绍说。 function ImgZoom(Id)//重新设置图片大小防止撑破表格 { var w = $(Id).width; var m = 650; if(w

尽管当初IBM开发倒装芯片技术是为了满足大型计算机市场的要求，但倒装芯片的应用范围已经远远超出了计算机，Amkor（亚利桑那州，Chandler）负责倒装芯片的高级主管Frederick Hamilton说。“倒装芯片已经进入到计算机、无线通信、网络、电信/数据、汽车和消费类电子（HDTV）市场，”他表示。“但PC仍然是半导体和倒装芯片器件的最大单一用户。”

有意思的是，倒装芯片的平均现场寿命大约为15年——尽管部分产品的设计寿命是5年。Pendse还指出：“考虑到倒装芯片的基本结构，很轻松地就可达到15年的现场寿命。”

关键的技术优势

倒装芯片的主要优势包括可缩减和节省空间，此外还有互连通路更短且电感更低、高I/O密度、返工和自对准能力。对散热管理来说，倒装芯片的性能也很突出。

倒装芯片可以采用面阵列互连，这意味着比四周排列封装更高的I/O密度和更有效的电源供应。“如果需要的话，你可以将电源直接供应到芯片中间位置去。这有很大的优点。对RF和其他一些应用来说，倒装芯片带来的低寄生效应非常重要，”Pendse说。“另一个优点是因为芯片是与基板直接连接的，你就不需要扇出了——这与需要芯片到基板I/O扇出的引线键合不同。它意味着你可以获得尺寸更小的封装。” [p]

仍待解决的技术挑战

随着业界继续降低技术节点，还有很多挑战尚待解决。Hamilton认为，这包括需要改进封装的电学/热学性能、对尺寸缩减的持续需求、更窄的凸点节距，以及更短的上市时间，并且所有这些都需要在更低成本的前提下实现。

“业界还需要解决很多问题，像材料内的空隙、与低k材料兼容的凸点制作方法、低k材料与封装的翘曲相关，而翘曲在薄层和无核多层基板中更加突出，”Hamilton表示。

当年业界从陶瓷基板转换到有机基板时，也出现了很多严重的可靠性问题。Pendse说：“IBM声称，采用陶瓷基板和高铅凸点的倒装芯片封装，在35年的运行时间中达到了零失效。”如果采用有机基板，由基板和芯片CTE失配引起的可靠性问题，以及有机基板自身的性能波动，使得现场失效的可能性大大提升。Pendse还补充：“新的键合结构、新的基板和随之而来的质量波动，以及更高的CTE失配，都是需要解决的巨大挑战。”

其他的挑战还有采用倒装芯片需要密度更高的基板，使得该技术比现行的引线键合技术更贵。Pendse介绍说，部分由于金价的上扬，部分由于互连结构和基板设计的不断创新，目前价格因素的差异已经不那么显著了。但随着倒装芯片在更宽的产品范围得到接受，例如消费类电子产品，价格问题仍将是倒装芯片技术的一个挑战。

根据Brofman和O’Leary介绍，其他方面的挑战还包括采用新型和改进的硅介电材料后，硅变得更加易碎，与此同时工业界还在关注超高互连密度的倒装芯片阵列。芯片-封装相互作用（CPI）——有限的可靠性、更高带宽和更高密度——使得各方需要共同协作来解决这些问题。这也是为什么2008年在纽约州宣布建立一个封装研发中心，以解决关键的倒装芯片可靠性挑战。一个例子是电迁移，由于电流密度过高引起导体中金属原子的渐进流失，这将可能是窄节距C4面对的最大问题。

当前趋势

Brofman和O’Leary都认为，倒装芯片下一步的演进方向是芯片在插入层或者叠层芯片上的3-D集成。他们还指出，带有穿透硅通孔（TSV）的芯片和晶圆减薄，以及超窄节距（50 μm）的新型Cu/Cu和铜柱互连都在开发中。此外为了满足先进微处理器日益增长的功率密度要求，他们相信，叠层芯片方法将会在散热管理上带来很大挑战。

Brofman还介绍说，封装技术还持续地推动着材料科学与技术的发展。尽管他也认为碳纳米管（CNT）互连还需要一些年的时间，但在近期，很可能采用纳米材料作为芯片下填充料、导热材料和多层复合基板的填充物。

Brofman还指出，在材料沉积领域也有一些新趋势出现。“除了C4NP，在形成倒装芯片互连时，还可以采用传统BGA所使用的‘下投焊球’的方法。”

那么无铅的趋势呢？目前倒装芯片模块仍受到欧盟《限制使用有害物质条例》（RoHS）的豁免，并很可能会延续到2014年。“一般的观点是如果使用无铅材料制作凸点，将会遇到大量的可靠性问题，”Pendse介绍说。“即便硅进展到40 nm或更低节点，由于硅本身变得更脆，以及无铅焊料本身更硬，这一问题将会更难解决。”工业界正在尝试不同的凸点材料和方案，使互连变得更加柔顺。

由于全世界范围内电子产品的“绿色化”，长期来看，都会转向无铅的芯片互连，因此更多的倒装芯片用户将会采用无铅模块，这不仅仅是来自于法规的要求，也更是未来含铅模块能否进入市场的不确定性所驱使的，O’Leary介绍说。“多芯片模块，特别是两芯片模块，已经比三年前更受欢迎。由于对电性能的追求，将会更多考虑更薄的基板核（0.4mm或更薄和/或无核有机倒装芯片基板，”他说。“除了3-D集成在性价比上的提高外，像晶圆级芯片尺寸封装所使用的晶圆级工艺技术也备受关注。”

Pendse预测，未来两年内倒装芯片领域的另一个趋势是不断渗透那些现在还较空白的领域——像音频/视频、录像机、相机、MP3播放器、数字电视等这样的消费类电子产品，可以受益于倒装芯片出色的RF性能和可微缩能力。

用户也在探索低成本倒装芯片基板。“工业界一直在寻找可以有效布线以及芯片到基板互连的新设计方法，”Hamilton说。“目前正在研究的一种方法是用激光烧蚀将信号图案写到介电层，之后进行金属化。”

在薄核基板方面，工业界将进入45nm及以下技术节点，芯片上晶体管的数目将会增加，开关速度也会提高，开关电压将会降低，并且需要更短的信号通路降低寄生效应，Hamilton表示。“为了满足这些需求，我们已经看到，目前标准的高性能倒装芯片基板的核厚是800μm，业界已经开始向600μm或400μm前进。随着核厚度的降低，我们面临更多的基板和封装翘曲的风险，其共面性将会挑战当前工业界已经接受的标准。对更薄核以及无核基板的需求已经到来，为了战胜这些风险和挑战，封装厂、基板供应商和组装材料制造商已经开始共同协作努力。”

无核基板可以进一步提高倒装芯片封装的电学性能。无核基板中可以采用任一层作为电源或地，并可以在一层内完成所有的输入端布线，在另一层完成所有的输出端布线。这种基板还给芯片设计人员带来极大的灵活性。

另一个趋势是芯片顶部裸露、模塑的大尺寸高性能倒装芯片。“模塑倒装芯片方案的优势在于可以支持薄核和无核方案，这样就可以达到甚至超越工业界对共面性的要求，”Hamilton说。模塑封装方案可以增进散热性能，使芯片可以与外部的散热部件通过一层热界面材料直接接触。这也是现有高性能单一或两芯片封盖方案的一个低成本替代方案，并提高了BGA焊料连接的可靠性。

最后但仍很重要、并值得讨论的是铜焊柱。“采用焊料凸点倒装芯片封装方案进行器件微缩，同时会增加由于非常接近的相邻凸点导致的严重的电迁移风险，”Hamilton解释说。“这样情况下，铜焊柱凸点可以降低这种风险，并可得到比当今的焊料凸点更窄的引脚间距。”其他优点还包括比焊料凸点更小的芯片/基板缝隙，并可降低阿尔法粒子。 function ImgZoom(Id)//重新设置图片大小防止撑破表格 { var w = $(Id).width; var m = 650; if(w

持续发展和最终的替代方案？

那么从现在开始倒装芯片技术会向哪个方向变迁？Pendse介绍说，他期待未来的互连技术会有所不同。“起初，采用微凸点的TSV互连将会促进倒装芯片的使用，它们与倒装芯片不同，但是在同一阵营，”他说。“继续前进的话，可能会出现更好的芯片键合技术。之后TSV本身可能会被看作是一种互连。倒装芯片可能逐渐被其他方法所取代。”一种可能是将TSV作为互连（图3），另一种可能是扇出型晶圆级封装（FOWLP），也被称为“先芯片封装（chips-first packaging）”。