一种基于电流源模型的SoC电源分析与验证方法

可靠的电源分析和验证方法已经成为SoC成功设计的一个关键因素。本文分析了SoC的电源设计中IR压降、电迁移等问题的产生原因，并基于VoltageStorm电源验证流程介绍了分析验证方法。

当前的SoC设计日益复杂和庞大，在0.13um工艺下，一个SoC可能有高达上千万的逻辑门，集成多个数字或模拟模块,芯片面积达到15mm×15mm。这样的SoC对其内部的电源设计提出了新的要求，由于电源设计的不善而导致整个芯片设计失效的问题更加突出。据不完全统计，在0.18um和更精细的工艺下，有79%的集成电路设计会遇到电源设计问题，高达54%的设计会因此而失败。电源设计已经成为SoC设计成功与否的关键因素之一。

SoC中的电源设计与分析

工程设计中，在SoC模块的布局阶段完成整个芯片的电源布局，然后根据后续的分析验证结果并加以修正。首先，根据SoC芯片的面积和功耗要求，确定所需的电源PAD的数量；然后，在选定的电源层上设计电源网络，最终形成一个上下两层纵横交错的网格结构，我们称之为电源网格(power-grid)。

在0.25um工艺以前，一般都将芯片上的电源网格(包括电源信号和地信号)当作理想网络对待。实际上，这种假设在工程设计上是不存在的，尤其当集成电路工艺演进到0.18um及以下的超深亚微米时，包括电源网络在内的所有互连线的阻抗特性非常明显。由于电源网络互连线的电阻、电容、电感的存在，导致了电源网络上的电压波动，电压值将不再是稳定不变的单一值了，这就是本文要讨论的电源电压降(IR-drop)和地电压上升或称为反弹(ground-bounce)。(为简单起见，以下的“电源”包括电源信号VDD和地信号VSS；“IR压降”包括VDD上的电压降和VSS上的电压反弹)。

除了电压波动，电源网络连线上所能承受的电流能力也是电源设计中必须考虑的问题。对于作为互连线的金属层来说，在一定的制造工艺下，在它上面所能允许流过的最大电流是有一定的限度的，否则过大的电流将会导致金属连线在一段时间的大电流流过之后熔断，导致芯片失效。这种现象称之为电迁移(EM)。

IR压降分析

IR压降是指出现在集成电路中电源和地网络上电压下降或升高的一种现象。随着半导体工艺的演进，金属互连线的宽度越来越窄，导致它的电阻值上升，所以在整个芯片范围内将存在一定的IR压降。IR压降的大小决定于从电源PAD到所计算的逻辑门单元之间的等效电阻的大小，如图2所示。

当有开关动作时，假设逻辑门单元G4的电源PAD处的电压为VDD，G4所消耗的电流为I4安培，而其它逻辑门单元的电流都为0,电流I4通过电源网格从外部电源流向G4。那么逻辑门单元G4处的VDD上的IR压降为：

逻辑门单元G2的 VDD上的IR压降为：

因此，SoC设计中的每一个逻辑门单元的电流都会对设计中的其它逻辑门单元造成不同程度的IR压降。如果连接到金属连线上的逻辑门单元同时有翻转动作，那么因此而导致的IR压降将会很大。然而，设计中的某些部分的同时翻转又是非常重要的，例如时钟网络和它所驱动的寄存器，在一个同步设计中它们必须同时翻转。因此，一定程度的IR压降是不可避免的。

IR压降可能是局部或全局性的。当相邻位置一定数量的逻辑门单元同时有逻辑翻转动作时，就引起局部IR压降现象，而电源网格某一特定部分的电阻值特别高时，例如R14远远超出预计时，也会导致局部IR压降；当芯片某一区域内的逻辑动作导致其它区域的IR压降时，称之为全局现象。

IR压降问题的表现常常类似一些时序甚至可能是信号的完整性问题。如果芯片的全局IR压降过高，则逻辑门就有功能故障，使芯片彻底失效，尽管逻辑仿真显示设计是正确的。而局部IR压降比较敏感，它只在一些特定的条件下才可能发生，例如所有的总线数据同步进行翻转，因此芯片会间歇性的表现出一些功能故障。而IR压降比较普遍的影响就是降低了芯片的速度。试验表明，逻辑门单元上5%的IR压降将使正常的门速度降低15%。

电迁移问题

金属电迁移问题用来表示导致芯片上金属互连线断裂、熔化等的一些失效原因。当电子流过金属线时，将同金属线的原子发生碰撞，碰撞导致金属的电阻增大，并且会发热。在一定时间内如果有大量的电子同金属原子发生碰撞，金属原子就会沿着电子的方向进行流动。这将会导致两个问题：第一，移动后的原子将在金属上留下一个空位，如果大量的原子被移动，则连线断开；第二，被移动的原子必须停在某一个地方，如果这些原子停在某个地方使别的金属连线短路，则芯片的逻辑功能就被改变，从而发生错误。

电迁移是一个长时间的损耗现象，常常表现出经过一段时间后芯片有时序或功能性错误。如果芯片中某一根连线是唯一的，那么当发生电迁移问题以后，会导致整个芯片的功能失效。如果一些连线本来就有冗余设计，例如电源网络，当发生电迁移问题后，其中的一部分连线会断开，而其它部分的连线就会承受较大的IR压降问题。如果因为电迁移而导致了线路间的短路，那整个芯片就失效。

基于VoltageStorm的电源验证流程

Simplex公司(属于Cadence公司)提供了一整套电源分析、验证的工具，能够帮助设计工程师可靠地完成整个电源设计。它基于一种电流源等效模型，首先提取电源网格上的寄生参数，并将设计中的每一个MOSFET等效为一个电流源(见图2)，并计算出每个MOSFET的带状电流(tap-current)，然后用VoltageStorm对电源网格做IR压降和EM方面的分析验证，并产生最后分析的结果以备工程师检查所设计的电源网格是否符合预期要求。

VoltageStorm支持层次性设计，对某一模块分析后的结果可以产生VoltageStorm的格式库，直接作为下一级设计的输入，这样可以节省下一级设计的分析时间。VoltageStorm支持命令格式文件流程，设定好相关参数以后(例如分析需要的库文件，设计中每个元件的功率文件，所需要分析的电源网络名字及其电压大小等)，就可以运用VoltageStorm完成整个分析验证。一个简单的命令文件如下(以＃开头的文字为注释)：

#设置分析所需要的特定的库文件

setvar library_name ./example_dv

#设置子模块的分析模式，有port、floorplan、detail等模式。

use_cell_view pattern * port

use_cell_view pattern SPARCDSP_CORE floorplan

#设置分析对象的电源供给文件

setvar powerpin_location_file ./dsparc_vsrc.cmd

#设置分析对象中所有子单元/模块的功耗文件

instance_power_file avg 3.3 ascii ./dsparc_inst_power.dat

#设置需要分析的电源信号(VDD或VSS)和分析类型，ir代表做IR压降分析，em表示做电迁移分析

analyze vdd 3.3 avg 3.0 ir em

# 结束

分析后的图形化结果如图3，不同的颜色表示不同的IR压降/EM的范围。颜色越深，表示IR压降/EM问题可能越大。

作者：邬少国

高级设计工程师

世芯电子公司