采用动态电源门控技术节省IC的功率

作者：David Lammers

目前，从高性能的MPU到蜂窝电话芯片集，低功耗设计挑战在整个芯片行业呈现扩大的趋势。“高性能或低功耗是惯常的设计挑战—而高性能低功耗挑战却不常见，”Magma设计自动化公司产品经理Behrooz Zahiri说，“但是，功率不再是可有可无的选项。”对于EDA供应商来说，那意味着功率分析工具需要关注时序和面积的影响，折衷并与其它条件优化。

在前沿的工艺节点，由于泄漏大约占总功耗的一半，设计重心已经转向把未被使用的电路完全关闭。目前，电源门控(Power gating)是努力确保功耗受控的主要工具，跟时钟门控结合使用，从而降低有效功率，但是对减少多工作电压和多门限电压引起的泄漏没有任何贡献。

Mark Buccini是TI公司低功耗MCU产品线的经理，他认为随着工艺技术进入90nm及其以下节点，泄漏的功率比得上有效功率，客户除了采用多门限电压之外，还要采取其它办法抑制泄漏。

管理门限电压会“保持功耗被控制在一定水平，但是，我们继续调整下去会变差，”Buccini说，“这是一场打不赢的战争：你可能降低有效功率，但是，泄漏和待机功率会上升。关闭不工作单元的电源是唯一控制泄漏的办法。”

台湾TSMC的设计服务经理C.C. Chai说，TSMC预计在七月召开的设计自动化研讨会上讨论两种主要的测试芯片。该芯片采用电压岛(voltage islands)、后偏置和多门限电压，或MTCMOS工艺，它是超越门限电压以构成较大电源门控的工艺技术的缩写。

一些设计可能关闭大的模块，这是一种粗放的方法；其它设计关闭小电路较为适合，对于MTCMOS是精细的方法。

“电源门控面临的挑战是何时采用粗放或精细方法，”Chai说，TSMC认为“如果客户采用两种工艺技术的组合，他们能处理好电源问题。”

“去年中期，人们开始谈论各种保持功率受控的办法，”Cadence Design Systems公司的战略市场经理Anand Iyer说，“当时，到年底的时候，我们发现一个趋势：关闭电源显现出来是主流的技术。在2.5G蜂窝电话中变得很明显，做好偏置和关闭电源这些事情就OK了。但是，在3G电话中，由于对功耗的限制更为严格，设计工程师不得不采取关闭电源的办法。”

设计方法学的每前进一步，都受到电源门控晶体管行为的影响，Iyer表示。

RTL综合必须能插入标志开关单元；这些可能不代表完整的开关单元，但是，表示某些区域可以被关闭。如果某设计需要状态保持，RTL综合必须包含该设计。在物理实现期间，开关配置和布局都会成为一个问题。

“我已经看了一些设计，他们在周围点缀电源门控单元，而不是采用结构化的方法，”Iyer说，“我见过采用结构化和非结构化的两种设计。粗放的方法正在被领先和主流的公司所采用，但是，它需要针对物理实现和布局开展工作以优化开关。对设计该部件的工程师来说，要具备创造力和想象力。”

“在某种意义上说，关闭电路只是多Vdd方法的一种形式，”从事行为综合及统计优化研究的UCLA教授Jason Cong说，“电源门控几乎是多Vdd的极端情况，除了Vdd为零之外。”

打开和关闭电路是一项复杂的工作，它产生了全新的研究领域和一类新的设计工具。正如DSP和计算机处理器供应商已经转向多核设计以解决功耗问题一样，设计工程师可能被迫转向采用新的设计方法。

Cong分析说，电源门控面临的挑战可能导致更多的芯片设计工程师采用行为描述而不是寄存器级描述。尽管Synopsys公司和其它公司试图让设计工程师在初期采用行为综合工具，可是，使用RTL的工程师仍然居多。

“对电源的行为综合可能更为成功，”Cong说，“设计工程师必须在行为级而不是在RTL级开始写电路描述，他们需要思考电路的功能性，要掌握器件的哪些部分可以被关闭，要思考时间和空间的信息。”

例如，他说：“如果一组元件可以被关闭，他们可能想把这组元件放在一起。那样就可能影响微结构中的延迟和调度。所有问题交织在一起，从而对目前的RTL设计工程师构成了挑战，所以，对行为综合自动完成该过程可能就非常有吸引力。”

Apache Design Solutions公司的共同创办人Andrew T. Yang说，大多数设计工程师必须在粗放方法—整个模块被关闭—和精细方法—可能要添加成百上千的开关—之间作出选择，后者可能使芯片面积膨胀。Apache公司提供一种称为LP RedHawk的综合工具，它为芯片的性能和功率泄漏建模，以便对大小恰当的电源开关晶体管进行布局和布线。该工具已经被结合到TSMC支持的设计流程之中。

“几乎所有的半导体公司都在把电源开关放置到他们的设计之中，”Yang说，“但是，我们的立场是时钟和电源的门控必须是动态的，所以，它们可以被实时关闭和打开。”

芯片制造商的观点

Rick Hetherington—Sun Microsystems公司的著名工程师—是Niagara多线程处理器的首席架构师，它表示Niagara的设计工程师在两个领域减少峰值功耗：控制Sparc核的指令发送率并限制在主存储器中的行为。

Hetherington表示，通过将处理器核中特定的线程置于睡眠模式，Niagara具备调节指令发送率的机制。当电源和热条件回归正常时，线程恢复发送并执行指令。

在Niagara管线的末端是第二个高耗电的源头：DDR2存储器控制器。在服务器上，存储器耗电大约占总系统耗电的1/3。Niagara有4个DDR2通道，每一个都支持4个DIMM槽。在峰值周期之下，软件使能的控制寄存器限制在DDR存储器中打开的存储页面数量。“在较长的时间周期上激活较少数量的DRAM是降低DRAM功耗的好办法，”Hetherington说道。

对于其部件，TI公司已经开发了具有自治能力的外围设备，Buccini说，采用独立的控制就不必唤醒CPU。“外设监测到一个某地址的有效匹配，然后就唤醒CPU，”他说，“总目标之一是让一切都尽可能处于待机状态，以便电路仅仅在需要的时候才被激活，然后一切再回归待机状态。”

通过注意代码的大小、片外访问和电源门控，设计工程师在保持其功率预算中正在取得进展，但是，“进出睡眠和待机模式并不是一件轻松的事情，”TI公司的DSP产品经理John Dixon说。

目前，TI公司的若干TMS320 C5000系列DSP都支持动态频率和电压调节。在BIOS中包含一个DSP电源管理器。采用TI公司的Code Composer Studio工具套件，通过从16个设置点做选择，工程师可以在其代码中动态设置频率和电压。

TI公司在美国加州Santa Barbara的研发中心正在研究一种监测程序代码并自动调节频率和电压的智能操作系统。

可是，目前“没有手到擒来的办法，”Dixon说，“省电要采用一系列技术，每一种技术都可以把功耗降低一定的百分比，从而最终大幅降低功耗。我们要帮助客户，使他们不陷入为系统增加供电的困境之中。”

Analog Devices公司的Blackfin DSP架构—与此同时—支持从电源全部打开到深度睡眠的5种省电模式，Analog Devices公司产品经理Wayne Meyer说：“我们采用软件可编程的PLL，它允许用户调低速度，并根据需要采用最低的工作电压。”尽管Blackfin在1.2V时可以工作在600 MHz，但是，在电压低到0.8 V时能提供200MHz的运算能力，从而“大为省电”，Meyer强调说。

据嵌入式处理器供应商ARM有限公司的电源管理产品经理Kevin McIntyre介绍，他们正在其智能能量管理(IEM)工具组中设计一整套全新的工具，IEM工具组与操作系统配合工作，从而有可能创造最先进的省电技术。

“未来4到5个月之后，采用这些技术的OEM产品将上市，我们相信，它们将把系统的功耗降低25%到50%，”McIntyre说，“目标起点持续不断地向前推进。有了3G蜂窝电话，通话时间就是一个巨大的挑战而电池寿命问题尚位得到根本改善；有了MP3播放和视频功能，耗电问题只会变得更为严重。”