- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
logic分开画大元器件的逻辑封装
录入：edatop.com 点击：
当画管教比较多的元器件的逻辑封装时，把它分成几个画用起来比较方便，在protel 99中可以分成part1 ，part2等，在pads ligic中怎样才能实现这个功能？
它这个也是这样分子件的，logic搞的太复杂了些，东拉西扯似的，基本上都是用orcad画原理图，用pads做layout;
将做好的同一个元件的多个部件的CAE封装分别添加到同一个PART结构封装里面，它是按PART A；PART B；PARTC。来进行的，然后将元件的管脚分别分配到各自的部件里面，这点容易疏忽
谢谢，可以了！在网上看到很多人都是用orcad画原理图的，以后有机会也试试
CAE建多管脚的相对麻烦
但是比较严谨，不容易出错。
大哥，请多指教啊，我也是新手
对,你要把每个PART做成CAE Decal ,然后在做PART Decal时添加各个Gate就行,不过对应管脚是个麻烦活.我都是把DATASheet打印出来挨个对,很痛苦的啊
07可以复制...粘贴......我试过...423个管脚的封装的BGA...用了半天时间...眼睛都花掉了
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
射频和天线工程师培训课程详情>>
