基于功率MOSFET设计考量

随着数十年来器件设计的不断优化，功率MOSFET晶体管带来了新的电路拓扑和电源效率的提升。功率器件从电流驱动变为电压驱动，加快了这些产品的市场渗透速度。上世纪80年代，平面栅极功率MOSFET首度面向高压器件，BVDSS电压范围达到500-600V，取得市场的成功。在这个时期，功率MOSFET的传导损耗主要取决于沟道密度、结型场效应管(JFET)阻抗和外延阻抗(参见图1)。随着半导体行业光刻设备越来越精密，提高了晶体管单元密度，传导损耗因而得以改善。光刻设备能够实现更高的单元密度，同时也促使功率MOSFET的BVDSS范围成功地下降到100V以内，实现了新的汽车电子、电源和电机控制应用。高压MOSFET的传导损耗问题也就转移到外延设计之上。另一方面，MOSFET器件在降压转换器中的使用，以及更宽的电源电压范围(30V)要求，激发了市场对更高性能器件的需求。

图1：平面功率MOSFET的导通阻抗元件

上世纪90年代初期平面功率MOSFET技术的长足发展之时，出现了一类新型沟道栅极功率MOSFET，为低压器件设立了新的性能标杆。这类沟道MOSFET采用一种嵌入在沟道区域并细致地蚀刻到器件的栅极结构，使得沟道密度增加一倍(第一代产品就达到每平方英寸1200万个单元)。由于新技术能够增加并行传导通道的数量并减少JFET阻抗元件，因此使到传导效率提高近30%。

器件设计人员面对的挑战是：技术提升除了增加单元密度，因为栅极-漏极区域交叠面积和栅极-源极交叠面积增加，所以同时引起容抗和栅极电荷的增加。因此，器件设计人员一直希望通过结构创新来减少开关损耗。飞兆半导体公司于1998年推出一种专为高效降压转换器而优化的沟道栅极功率MOSFET，也就是第一代PowerTrench产品。如今PowerTrench已经过七代改进优化，演变为最新的降压转换器部件。

针对同步整流拓扑的功率MOSFET优化

随着首批微控制器开始使用有别于计算机的标准5V或12V电源，功率MOSFET也开始获得广泛应用。将直流电压转换成更低电压的旧式降压转换器，成为低电压开关功率器件发展的应用驱动力。而且开发焦点也从AC-DC开关电源和电机驱动，转向要求更严苛的处理器以及能满足特定的供电要求的相关外设组件。

作为处理器电源的降压转换器随即增配同步整流器以改善效率，并使用同步开关功率MOSFET来补充并最终替代肖特基整流二极管，从而降低传导损耗。而移动计算技术的出现，对转换器效率提出了更高求，进而推动了该技术的高度演进，成为现代功率MOSFET中使用的模式。

在高技术水平下，易于确定对降压转换器MOSFET的要求。在大多数情况下，同步整流器或SyncFET都在导通状态下工作，并且其导通阻抗应当很小，以最大限度减少功耗。高侧开关MOSFET由直流电源驱动，生成电脉冲，然后经LC滤波器平滑处理成连续的电压，再施加到负载上。因为MOSFET的主要损耗来自开关动作，而且导通时间很短，所以开关器件速度要够快，而且导通阻抗要够小。开关和整流两个环节交替处于导通状态，但导通时段不能重叠，否则电源和接地间便会形成所谓直通(shoot-through)，直接造成功率损耗。当开关器件导通时，SyncFET的漏极电压瞬变将在栅极CGS上产生感应电流和电压，其大小则取决于CGS和CGD的幅度及两者的比率以及开关瞬变速率。如果栅极电压超过阈值，器件将再次导通，导致直通。所以只要CGS/CGD比率足够大，便能够防止漏极电压瞬变诱发直通。

分析该技术演进并明确MOSFET要求后，就能明白器件技术发展的主要推动因素。在图2a的基本沟道栅极结构中，通过增加沟道的宽度/长度比，便可以降低导通阻抗。而按图2b所示在沟道底部延伸氧化层厚度，就能够提高开关速度和增大CGS/ CGD比率。最终的设定就如图2c所示，在沟道的栅极下部额外嵌入一个电极，以增加漂移区电荷，从而降低导通阻抗；并且同时降低CGD，提高开关速度，并改变CGS /CGD比率，藉此最大限度地防止直通。

图2：a）传统沟道栅极功率MOSFET；b）沟道底部氧化层加厚的沟道MOSFET；c）增添屏蔽电极的沟道MOSFET。