- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
满足FPGA电源设计需求的DC/DC转换器
录入：edatop.com 点击：
需要大量数字处理的电子系统常常利用FPGA或CPLD等现场可编程器件实现，而不是利用定制专用集成电路(ASIC)。虽然定制ASIC可能比现场可编程器件具有成本优势，但现场可编程器件具有即时制造周转、低启动成本以及设计速度和方便性等优点。这些优点已使FPGA和CPLD成为实现以太网交换机和路由器、存储局域网设备和多媒体内容传输系统等复杂数字系统的首选器件。
利用FPGA或CPLD进行电路设计的流程由以下几个普通步骤组成：设计入口、设计确认、设计汇编和器件编程。设计入口阶段由捕获设计组成，不是通过利用电脑辅助设计工具创建图形化原理图，就是通过利用Verilog或VHDL等硬件描述语言来描述电路。在捕获设计之后，通过使用电路模拟来检验正确的功能性和性能加以验证。如果电路没有达到要求性能，则工程师师就回到设计入口阶段对设计加以调整，然后重复设计验证阶段。设计入口和设计验证步骤可能反复多次，才能使设计能够满足全部功能和性能要求。在获得令人满意的设计之后，工程师使用FPGA或CPLD器件供应商提供的软件对设计进行"汇编"，用于对实现设计的器件进行配置。编译形成的文档被下载到FPGA或CPLD，并给内部逻辑器件编程使之具有正确的功能性。
为现场可编程器件供电
通常利用三个基本电源轨对FPGA供电：核心电源轨、I/O电源轨和辅助电源轨。其中每个电源轨都具有不同的负载电源要求。核心电源轨VCCINT，向器件的内部逻辑供电，通常具有最严格的电流要求。对上几代的FPGA，VCCINT上面的电压可能高达3.3V，而目前的器件则低至1.2V。I/O电源轨 VCCIO为FPGA的输入/输出模块供电。该电源轨上的电压可能是1.5V、1.8V、2.5V或3.3V，取决于所采用的I/O标准。具体选择什么 I/O标准，受FPGA将与之通讯的器件左右。辅助电源轨VCCAUX用于为FPGA上面的数字时钟管理器和JTAG I/O供电，电压通常是2.5V或3.3V。
可变的功率要求
通过重复上述的设计汇编和下载步骤，工程师可以随时改变FPGA或CPLD的编程和配置。FPGA根据新设计的要求进行重新配置没有次数限制。不需改变电路板上的线迹、不需要更换元件、不需要重新焊接，因此可以非常迅速及方便地解决故障和进行调整。另外，可以为给定的设计添加功能和特点，而对于物理设计并无影响。这使现场可编程器件获得巨大优势，可以作为复杂的数字系统的实现手段。
但是，获得这样的灵活性也需要付出代价。FPGA的电源要求，具体而言就是它要消耗的电源电流，与设计的复杂程度成正比。对FPGA进行重新配置，使其具有新的功能，将改变对为其供电的电源系统的要求。FPGA被使用的程度越高，它需要的电流就越大。电流需求也会随着时钟频率的上升而增加，因此FPGA速度越快，它消耗的功率越大。因此，FPGA功能的改变将决定电源设计的改变。
单片双通道降压转换器
为了满足对于紧凑和灵活的电源系统的需求，以及为数字设计者提供可以迅速设计和重新配置FPGA电源的解决方案，Intersil推出了ISL65426。 ISL65426是一种具有双路输出的单片同步降压转换器，能够提供高达6A的总体负载电流，效率高达95%。两个输出电压是逻辑可调节的，或者是电阻可调节的，用户可对每个输出通道的负载电流进行配置。因此，如果FPGA/CPLD功率需求在设计过程中发生变化，只需为每个通道重新指定负载电流就能满足新的要求。
这种完全集成的同步降压DC/DC转换器消除了选择功率MOSFET、确定环路补偿参数等方面的工程工作，并简化了电感和电容的选择过程。总体元件数量减少，因为内部高阶MOSFET是利用PMOS器件实现的，而不是典型的NMOS器件，从而不需要自举电容。内部数字软启动能力和内部环路补偿消除了外部软启动电容器和外部RC补偿网络。热增强型QFN封装，1.1MHz的高工作频率和BOM元件数量减少，成就了面向 FPGA和VCCINT和VCCIO电源轨的紧凑型电源解决方案(图1)。
利用FPGA或CPLD进行电路设计的流程由以下几个普通步骤组成：设计入口、设计确认、设计汇编和器件编程。设计入口阶段由捕获设计组成，不是通过利用电脑辅助设计工具创建图形化原理图，就是通过利用Verilog或VHDL等硬件描述语言来描述电路。在捕获设计之后，通过使用电路模拟来检验正确的功能性和性能加以验证。如果电路没有达到要求性能，则工程师师就回到设计入口阶段对设计加以调整，然后重复设计验证阶段。设计入口和设计验证步骤可能反复多次，才能使设计能够满足全部功能和性能要求。在获得令人满意的设计之后，工程师使用FPGA或CPLD器件供应商提供的软件对设计进行"汇编"，用于对实现设计的器件进行配置。编译形成的文档被下载到FPGA或CPLD，并给内部逻辑器件编程使之具有正确的功能性。
为现场可编程器件供电
通常利用三个基本电源轨对FPGA供电：核心电源轨、I/O电源轨和辅助电源轨。其中每个电源轨都具有不同的负载电源要求。核心电源轨VCCINT，向器件的内部逻辑供电，通常具有最严格的电流要求。对上几代的FPGA，VCCINT上面的电压可能高达3.3V，而目前的器件则低至1.2V。I/O电源轨 VCCIO为FPGA的输入/输出模块供电。该电源轨上的电压可能是1.5V、1.8V、2.5V或3.3V，取决于所采用的I/O标准。具体选择什么 I/O标准，受FPGA将与之通讯的器件左右。辅助电源轨VCCAUX用于为FPGA上面的数字时钟管理器和JTAG I/O供电，电压通常是2.5V或3.3V。
可变的功率要求
通过重复上述的设计汇编和下载步骤，工程师可以随时改变FPGA或CPLD的编程和配置。FPGA根据新设计的要求进行重新配置没有次数限制。不需改变电路板上的线迹、不需要更换元件、不需要重新焊接，因此可以非常迅速及方便地解决故障和进行调整。另外，可以为给定的设计添加功能和特点，而对于物理设计并无影响。这使现场可编程器件获得巨大优势，可以作为复杂的数字系统的实现手段。
但是，获得这样的灵活性也需要付出代价。FPGA的电源要求，具体而言就是它要消耗的电源电流，与设计的复杂程度成正比。对FPGA进行重新配置，使其具有新的功能，将改变对为其供电的电源系统的要求。FPGA被使用的程度越高，它需要的电流就越大。电流需求也会随着时钟频率的上升而增加，因此FPGA速度越快，它消耗的功率越大。因此，FPGA功能的改变将决定电源设计的改变。
单片双通道降压转换器
为了满足对于紧凑和灵活的电源系统的需求，以及为数字设计者提供可以迅速设计和重新配置FPGA电源的解决方案，Intersil推出了ISL65426。 ISL65426是一种具有双路输出的单片同步降压转换器，能够提供高达6A的总体负载电流，效率高达95%。两个输出电压是逻辑可调节的，或者是电阻可调节的，用户可对每个输出通道的负载电流进行配置。因此，如果FPGA/CPLD功率需求在设计过程中发生变化，只需为每个通道重新指定负载电流就能满足新的要求。
这种完全集成的同步降压DC/DC转换器消除了选择功率MOSFET、确定环路补偿参数等方面的工程工作，并简化了电感和电容的选择过程。总体元件数量减少，因为内部高阶MOSFET是利用PMOS器件实现的，而不是典型的NMOS器件，从而不需要自举电容。内部数字软启动能力和内部环路补偿消除了外部软启动电容器和外部RC补偿网络。热增强型QFN封装，1.1MHz的高工作频率和BOM元件数量减少，成就了面向 FPGA和VCCINT和VCCIO电源轨的紧凑型电源解决方案(图1)。
 图1：ISL65426的功能性结构图 可配置负载电流能力 ISL65426 使用了由用户可配置电源模块组成的独特架构，有利于快速设计电源系统。该电源模块架构允许划分六个1A模块划，具有四种电源配置选择。每个同步转换器通道与一个主电源模块相配。剩余的四个电源模块是从属模块，用户可以把它们分配给任何一个主转换器通道，如图2所示。
|
