• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB技术问答 > DDR上Mclk走线是否要屏蔽

DDR上Mclk走线是否要屏蔽

录入:edatop.com    点击:
如图中,CLK为并排555走线,400M,4层板,是否需要用地屏蔽?

DDR上Mclk走线是否要屏蔽
不需要的

但是现在EMI不过啊
所以考虑走在地层或包地。现在加屏蔽不现实,改clk频率风险大。

啥叫555走线
rt

不行的话走在地层试试
线宽线距都是5

个人觉得:
现在的主要问题是能不能用地包围,走在地层的原因也是大体如此,但是原厂demo在这块是不包地的。
前期系统经常死机,不少人怀疑是线路问题,后来虽确定是其他问题,但改这里很需要考虑风险。
所以,哪位大虾来说说这高频的dd能不能包地啊。
qupeng2008:您的意思是可以包地的?那同地的距离怎样?5mil?

没走过包地的线。不敢乱说
俺觉得走在地层最好了

安抚
可以包也可以不包EMI不过应该不是你这个CLK的问题不过你可以做个试验看看问题是否处在这里降低点时钟的边沿速度在上面并上一个2个小电容看看EMI效果如果还是过不了那就肯定不是CLK的问题啦

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:层次原理图生成网络表的问题
下一篇:青越锋原理图部分下周一可以下载,欢迎试用

射频和天线工程师培训课程详情>>

  网站地图