关于高速PCB设计差分信号线

一般为了保证信号质量，差分线要走等长
线差根据速率不同，控制在适当的范围，比如100mil以内，不光要等长走，还要并行走

PCB板上走线是在900mil左右
因为是测试，要求要达到设计的极限，不光板上走线，信号（外接电缆）总走线长度要将近达到100m了，最低是要求50m的。

是网线么？怎么这么长？PCB上900mil不算什么
你到底多高的速率啊？

上限是500M，一般是100M
和网线差不多

这么长，传输速度肯定高不起来，所以等长不需要特别严格
不过，作为设计，将线走等长就好了，这样即使不要求绝对等长，但是至少比不等长要好

谢谢指点！

回复主题：关于高速PCB设计差分信号线
差分线对最好等长，否则源端提供的时序控制信号不能同时到达差分线的另一端，无法保证精确的时序。而且如果差分线对对源端的信号并非严格意义上的等值而反向，那么就会出现共模噪声。
差分线对最好是铰合，这样对耦合噪声免疫力更好，而且会减少EMI辐射。在PCB板上做印制线，就尽量平行靠近。
差分线对之间的耦合，会影响信号线的阻抗，因此在设计布线时要保证恒定间距，这样就能保证沿整个差分线都保持为一个常数或者保证阻抗的连续性。

最好等长
一对差分高速信号线的length都在5mil以内。
画图时注意点就OK

差分信号线最好紧挨着并行走（等间距），等长到不一定强
因为其“电磁波”是在两线间行走的。要注重的是阻抗匹配（高频时）。