【FPGA电源技术专辑】突破FPGA系统的功耗瓶颈

<[p] >突破F[p] GA系统功耗瓶颈<[p] >F[p] GA作为越来越多应用的“核心”，其功耗表现也“牵一发而动全身”。随着工艺技术的越来越前沿化，F[p] GA器件拥有更多的逻辑、存储器和特殊功能，如存储器接口、DS[p] 模块和多种高速SERDES信道，不仅静态和动态功耗也随之增加，对 F[p] GA设计的电源要求也非常复杂，这对系统功耗要求提出更多挑战，尽可能地估算和优化F[p] GA的功耗成为应对挑战的关键。<[p] >F[p] GA的主要功耗来源<[p] >了解F[p] GA设计和应用怎样影响功耗和电源供电要求会让设计更清晰，更容易成功。F[p] GA功耗的主要来源于：一是静态功耗，即工艺技术和硅片设计所带来的静态功耗;二是动态功耗，每一设计独特的应用所带来的动态功耗各不相同，包括器件系列、时钟频率、电源轨要求和资源利用率等。<[p] >静态功耗主要是晶体管的漏电流引起，由源极到漏极的漏电流以及栅极到衬底的漏电流组成。随着半导体工艺更加先进，晶体管尺寸不断减小，泄漏电流也变得越来越大。<[p] >在F[p] GA中动态功耗主要体现为存储器、内部逻辑、时钟、I/O消耗的功耗。动态功耗是每一资源具体的使用及其使用量的产物，与信号触发和电容负载充放电导致的额外功耗有关。负载较重的F[p] GA设计和具有较高时钟频率的设计通常功耗更大一些，如使用通用I/O和高速串行收发器时，所使用的I/O标准以及预期的数据速率等因素会确定I/O触发速率以及逻辑时钟速率，因此这类收发器会影响总电源需求。数据速率越快，所需要的时钟频率越高，负载就必须以更快的频率充放电，因此功耗也就越高。在一般的设计中，动态功耗占据了整个系统功耗的90%以上，所以降低动态功耗是降低整个系统功耗的关键因素。<[p] >通过电源方案创新优化F[p] GA功耗<[p] >由此可见，F[p] GA的供电与功耗需求是复杂而苛刻的。如何通过电源管理方案满足F[p] GA系统的功耗优化需求呢 这对于电源管理技术是一个巨大挑战，必须得从内核电压、噪声、上电排序、数字控制、电路规划及分析工具等方面进行全面的创新和优化，才能很好地满足F[p] GA系统的需求。<[p] >1.满足内核电源的供电需求<[p] >内核电源是F[p] GA最大功耗输入来源，需要提供大功率支持。因为内核电源轨驱动逻辑，由于F[p] GA所包含的逻辑量达到了极高的水平，因此，功耗需求会不断增长。<[p] >此外，内核供电电源还必须满足严格的稳态和瞬变电源轨要求。稳态要求是指，不论内核逻辑怎样工作，都能够维持内核输入的稳态DC电压，或者，简言之，供电电源与内核输入电压的稳压精度有多高。<[p] >内核电源轨的动态负载要求是由F[p] GA快速加载和释放资源的能力决定的，这会导致当前的输入电源要求出现很大而且很快的变化。供电电源的瞬时响应必须能够迅速调整适应负载的变化，确保电源轨电压保持在可接受的范围内。<[p] >理想的电源转换器应能够同时实现较高的调节精度、低波纹和快速瞬时响应。满足这些要求的一种方法是使用具有较高开关频率的开关转换器。<[p] >Altera的En[p] irion [p] owerSoC电源方案在高频集成电路设计、磁体工程、电源封装和结构以及DC-DC系统工程4个关键领域实现创新，为系统带来了显著优势。据分析显示， [p] owerSoC工作在较高的开关频率下，利用独特的磁体和封装集成技术，使用了很少的电感和电容，实现了密度极高的引脚布局，因此，器件的波纹很低，瞬时响应很快。在应用在Cyclone V SoC设计中，En[p] irion [p] owerSoC将供电电源引脚布局减小了22%，功耗降低了35%。<[p] style="text-align: center;">图1<[p] >2.有效应对噪声敏感输入<[p] >因为F[p] GA中许多模块对供电电源噪声非常敏感，而噪声会导致产生抖动，随之带来很高的误码率(BER)，降低了电路性能，而现有的方案都难以达到要求。同时，系统需要输出噪声低的电源转换器，而传统的LDO效率低，会导致更大的功率浪费。<[p] >En[p] irion [p] owerSoC解决方案通过创新，实现了LDO的噪声性能，同时维持了开关调节器的高效特性。如图2 Stratix V GX F[p] GA电路板上高速信号张得很开的眼图所示，因为采用En[p] irion [p] owerSoC为收发器电源轨供电，其高频硅片设计即使是高频工作时也能够减小开关损耗的高效的开关FET技术，再结合减小了杂散电感的独特的封装结构，因此实现了低噪声性能。<[p] style="text-align: center;"><[p] style="text-align: center;">图2<[p] >3.合理安排上电排序<[p] >一片F[p] GA会有很多需要电源供电的输入引脚，但是并没有必要为每一F[p] GA电源轨输入专门供电。先进的F[p] GA要求排序，这意味着F[p] GA中不同的资源有不同的电压轨，必须在其他资源上电之前供电。这就要求每一电源供电都有使能引脚，在电源接通时能够通信，调节到所要求的电压。<[p] >而多种En[p] irion器件具有“[p] ower OK”或者“[p] ower Good”引脚，支持这一功能，这些引脚可以用于向系统控制器或者排序器件发出信号，某一F[p] GA输入已经接通电源，可以开始下一排序步骤，从而优化F[p] GA上电排序和系统功耗。<[p] >4.通过数字控制优化功耗<[p] >另一常见的系统电源要求是能够进行远程监视——在这一过程中，可以远程测量系统参数，与接收系统通信，实现监视。要实现更智能的系统电源监视和优化功能，输入电压、输出电压、输出/负载电流和温度等参数都是非常重要的信息。系统设计人员还希望能够记录F[p] GA在各种应用情况下的功耗，利用这些信息动态的调节某些F[p] GA性能，或者调节系统中不需要的某些部分，以便降低系统功耗，实现更绿色、性价比更高的最终设备。最简单、最便宜、最紧凑的方式是使用集成了远程监视功能和相应的通信总线的电源调节器。<[p] >在这方面，通过智能电压ID(SmartVID)特性，Altera的Arria 10 F[p] GA和SoC通过[p] MBus接口，确定与En[p] irion电压调节器系统之间所需的VCC电压和通信，将内核电压轨尽可能动态调整到最小，而不会牺牲系统性能。同时，支持[p] MBus的En[p] irion的ED8101[p] 0xQI单相数字控制器，可实现对F[p] GA的多种远程监视和低功耗特性。<[p] >5.提前规划电源树，整体布局优化系统功耗<[p] >系统硬件设计会影响设计的复杂程度、周期和成本，因此，尽早规划F[p] GA设计的电源树非常关键。在[p] CB阶段就做好F[p] GA的功耗估算，并建立好与最终设计非常接近的电源树，提前安排好电源转换器的合理位置，让它尽量接近F[p] GA，这样可避免采用大而昂贵的体电容，有助于散热和降低功耗。<[p] >此外，提前规划电源树还可以增加灵活性，无需大规模重新设计即可满足功耗要求。在设计快结束时调整并优化最初的电源树，要比设计新电源树容易得多，也快很多。公司在面临尽快交付产品压力的大环境下，降低修改规划不好的电源树造成的电路板重制的风险和成本，减少在重制上所花的额外时间，这是很大的优势，能够帮助系统设计人员抢在竞争对手之前更快的将产品推向市场，尽早获得收益。<[p] >针对这一需求， Altera提供了全套的[p] ower[p] lay功耗分析工具，包括[p] ower[p] lay早期功耗估算器表单，用于在设计早期阶段估算F[p] GA系统的功耗，以及嵌入在Altera Quartus® II软件中的[p] ower[p] lay功耗分析器工具，在设计完成后输出比较准确的功耗分析结果，以确保不会打破散热和供电预算。<[p] >图3<[p] style="text-align: center;">图4<[p] >总结<[p] >F[p] GA系统因其功能日益强大、架构日益复杂而对功耗提出了更大挑战，理想的电源解决方案充分考虑到了F[p] GA系统的需求，从硬件、软件和工具等各个方面进行优化，从而突破瓶颈，最大程度地满足苛刻的F[p] GA电源要求。