• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB技术问答 > powerlogic作封装的时候nc引脚该怎么处理?

powerlogic作封装的时候nc引脚该怎么处理?

录入:edatop.com    点击:
刚刚开始用pads,在作封装的时候,我只作了有功能定义的引脚,noconnect引脚都没有作处理,结果在调用的时候提示封装未完成
请问对于这些nc引脚如何处理比较好?并且在生成网表倒入pcb的时候,不会把不同芯片上的nc引脚看作成一个net。
谢谢!

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:mini ide插座 求救
下一篇:pcb生产

射频和天线工程师培训课程详情>>

  网站地图