• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB技术问答 > cadence将原理图打包时,update PCB 报错

cadence将原理图打包时,update PCB 报错

录入:edatop.com    点击:
在用cadence将原理图打包时,update PCB 报错,提示几个阻容"name is too long",还请路过的指点下

很明显,是阻容的名字太长了,可能是封装名、Value,修改短一些。

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:超小、超快公英制单位转换工具-拓普雷奥出品
下一篇:pads9.1 安装出现cript对象不能创建

射频和天线工程师培训课程详情>>

  网站地图