BGA出线后，线宽从5变到6mil，对阻抗影响？

看来也不是所有问题都可以找到答案的，同情你啊也同情我自己！

1mil线宽对阻抗的影响甚微
阻抗可能有连续性问题，建议线宽统一

越短影响越小

agagdsgdg

可忽略！

对于现在的bga封装设计，经常会有这种问题，尽量让5mil的线宽短，拉出bga区域，能加宽的地方就尽早加宽

个人认为5mil就可以了，干嘛换6mil呢，都是数字电路，只要频率不是很高，又不存在电流问题。可以用软件计算下，比如cadence spb中阻抗可以模拟计算的，可以调节层间距来匹配，还有要是PCB板材的介质常数不准，仿真也有误差。

可以忽略的.

EIA Standard Board Layout Drawing for BGA CCGA, CSP, and QFN請參考
RecPCBdesign.pdf :
点击下载...

NXP
AN10778_1.pdf :
点击下载...

feichanghao

顶顶，大家加油

先算算阻抗，看阻抗是否匹配，至于选5MIL还是6MIL线宽要看信号的阻抗需要，不放心的话做一个信号仿真。不过对于SDRAM来说频率一般不会超过100M吧，1MIL的差异也不会造成什么大的影响！

信号仿真？很早就听到这样的字眼，就是没有作过。看来还需要努力中！

学习学习

最好换是同一，不然到时速度上不去啊

有2欧左右的影响，但是这么一点影响不会对SDRAM信号造成实质性损失，可以忽略不计。

ding,ding
Detail_RD.BBS_188424_58_1_1.html