对于手机中越来越集成、越小的主芯片，我们怎么.

对于手机中越来越集成、面积越来越小的主芯片，我们该怎么办？
正在进行手机设计的同仁一定有同感，手机主芯片的面积是越来越小了，就拿VIA的CBP来说吧，以前是16*16的，
现在基本在向12*12，11*11转换和替换。MTK的6223也是寸土必争，焊盘和焊盘之间的间距全都压缩到0.5mm，
如果焊盘做0.3mm大小，表层就别想走线了。于此类推，高通的QSC1110更是小中求小，让布线的兄弟们绞尽心思啊！
那么，针对原来越小，越来越密的手机layout，同仁们又有何解决方案、好的建议，不妨大家一起分享一下……
我也来几句：
1、由于0.5mm焊盘间距的出现，我们不得不将焊盘大小压缩为0.27mm，并且引入3mil区域，在表层走3mil线，
让BGA中的走线能够顺利出来（案例：MT6223走线）
不过由于受价格竞争的影响，4层板的要求应运而生，并且只用1-2，3-4的激光孔加1-4的通孔，虽然在布局合理
的情况下也能实现，不过性能上总是让人捏了好几把汗。这个时候，一定要尽量做到对时钟、音频信号的保护哦。
2、如果不考虑价格因素，对于高密的6层PCB叠层引入2-3的激光孔，用2-3的激光孔和3-4的机械孔代替传统的2-5机械孔，
你会发现：有更多的地空间，有更好的屏蔽。不过价格的差异在所难免，大家可以评估采用。

对与PCB的layout，尤其是手机的layout，除了好的线路分层定义，好的叠层和过孔的安排，也是改善PCB性能的重要因素。
这就要求一个合格的EDA工程师，对硬件知识的把握、对SMT工艺的了解，还有制板的流程，都需要有一定的认识和学习。
建议版主可以置顶，大伙可以对自己在手机layout方面的见地、想法，一起分享。

很好的话题，市场的要求，价格上的要求，还用手机自身性能的满足，本身是矛盾的，但是我们又不得不在layout时将这几点磨合，
所以，一个优秀的PCB的诞生，其实是充满心血的。
1、首先，作为优秀的pcb工程师，应该知道那些信号重要，那些信号干扰强，那些信号敏感脆弱，这样才能对症下药，不浪费不必要的空间。
在手机设计中，可谓寸土必争。
2、老板的想法是，能走6层的，绝不走8层，能走4层的，更别想6层，所以，让我们的思路也越来月细致起来。多试试，多想想，一般都能实现的

没人顶啊！看来走手机主板的layout并不是很多啊！
PCB Layout中的走线策略.pdf
PCB Layout中的走线策略.pdf :
点击下载...

顶下lz做过不少平台嘛 应该大公司出来的

写的不错,顶一个

确实是难度越来越大啊