- 易迪拓培训,专注于微波、射频、天线设计工程师的培养
明年该如何啊？迷茫中.
录入：edatop.com 点击：
05年工作到今天，看着别人一个个的飞跃，自己还在离起跑线不远的地方跑着，真是有点心急，但是心急是做不了好事情的，还是要脚踏实地！
小弟的工作经历：05年7月到06年3月，一家公司做EDA应用工程师，把Cadence软件用熟悉了，但Layout的经验为0.
后来跳了，跳到另外一家公司，挂名为硬件工程师，其实为测试工程师，有种被公司骗的感觉，领导觉得能力差（因为领导不是做电子类出身），哎，幸苦的过了两年了，明年肯定换工作了，再这样下去自己越来越没有方向感的。不过还是做过一些板卡，呵呵，从头到尾的把设计做了一遍，还是有所得的。进来后发现自己的兴趣在SI方面，所以将大家所说的一些资料经典的书都看了一遍，觉得让我学到了更多，发现硬件工程师的特点与缺点了。
说来听听，请大家注意一下吧：（不对的地方，请大家多多指教了）
我们公司做硬件的就那么几个，一个做了差不多7年，搞FPGA方面的，一个做了5年搞电源方面的，还有两个差不多，算算也有3￣4年了，大家的工资差别大了一点哈，这也正常。我们做的是工控类的板卡，所以也没有高速方面的问题，但我发现大家设计上总是有一点点的小问题：
1、芯片的负载情况注意的不够，芯片自身的功耗没有注意到，要是在做SI类型的板卡的时候，这可不是一个小问题，这引发到驱动力上的问题了，整板的功耗了。
2、由于是工控类的板卡，信号的速率低，所以在地与电源的问题远远大于信号完整性方面的问题，如何做到电磁兼容比较麻烦，因为工控类的板卡的信号线的传输距离比较的远，大家知道，线缆过长会引起什么样的问题，这个在PCB布线的时候一样也是需要考虑的。由电源与地上产生的波动影响会比较大，而且线缆上的串绕会比较严重，大家有机会还是要去体会一下，特别是搞SI的。地上的躁声与电源上的躁声那可不是一般二般的。
3、由于第二点，所以引发出了一个问题，PCB上的设计问题，公司没有明确的把关机制，导致板卡的质量并不是很高，外包的设计质量其实也不是不高，只是领导太过于关心成本，导致外包费用较低，别人做工如此，也无话可说，对吧！呵呵！其实别人还是挺有实力的！
4、芯片的质量与认识，领导就喜欢用便宜的东东，就想节约成本，世界上哪有这么好的事情？成本要控制，但不能无节制的乱搞的吧，呵呵，但是考虑到公司的性质，量产的可能性也不大，所以嘛，往往导致供应商对我们没有太多的兴趣，通常买个几十片的芯片，还要喊天喊地的，成本控制在设计初期是要控制的，因为这个对产品的定位是很重要的，然后再到各个环节上去抓，再去压缩。现在搞得供应商都不想跟我们合作了，做一个，搞坏一个！
5、人力成本就更不用说了，连元器件都如此了，想招人招不进，总觉得别人开价过高，别人开的高有别人的理由啊！本来差点招个有点经验的Layout的，别人可能考虑到3K难以在上海活下去，所以走了。
明年跳是肯定的，希望自己明年有个好去处，最好能做SI方面的，发现SI方面有很多东东可学的啊，关于电平方面的特性，我想大家也可以去研究一下，最近在看LVDS方面的东东，MLVD,LVDM,BLVD。GTL，GTLP，BTL，现在发现一点，高速理论需要的知识体系结构是需要对集成电路的特点和对信号传输方面的理论知识(TEM波)，外加一些模型上的研究，如果大家有兴趣可以去NationalSemiconductor, TI,SamSung, Altera, XiLinx，Fairchild...公司去看看芯片的资料！其实做Layout的，还是应该在有能力和有时间的情况下去学习一下电子方面较深层次的东西，对自己会有好处的！要不然，你不会明白别人为什么要你这样画线，为什么要你铺铜这样处理的？它的间距为什么要设成这么大的值？
个人的发现，发表一下，请大家拍砖！
小弟的工作经历：05年7月到06年3月，一家公司做EDA应用工程师，把Cadence软件用熟悉了，但Layout的经验为0.
后来跳了，跳到另外一家公司，挂名为硬件工程师，其实为测试工程师，有种被公司骗的感觉，领导觉得能力差（因为领导不是做电子类出身），哎，幸苦的过了两年了，明年肯定换工作了，再这样下去自己越来越没有方向感的。不过还是做过一些板卡，呵呵，从头到尾的把设计做了一遍，还是有所得的。进来后发现自己的兴趣在SI方面，所以将大家所说的一些资料经典的书都看了一遍，觉得让我学到了更多，发现硬件工程师的特点与缺点了。
说来听听，请大家注意一下吧：（不对的地方，请大家多多指教了）
我们公司做硬件的就那么几个，一个做了差不多7年，搞FPGA方面的，一个做了5年搞电源方面的，还有两个差不多，算算也有3￣4年了，大家的工资差别大了一点哈，这也正常。我们做的是工控类的板卡，所以也没有高速方面的问题，但我发现大家设计上总是有一点点的小问题：
1、芯片的负载情况注意的不够，芯片自身的功耗没有注意到，要是在做SI类型的板卡的时候，这可不是一个小问题，这引发到驱动力上的问题了，整板的功耗了。
2、由于是工控类的板卡，信号的速率低，所以在地与电源的问题远远大于信号完整性方面的问题，如何做到电磁兼容比较麻烦，因为工控类的板卡的信号线的传输距离比较的远，大家知道，线缆过长会引起什么样的问题，这个在PCB布线的时候一样也是需要考虑的。由电源与地上产生的波动影响会比较大，而且线缆上的串绕会比较严重，大家有机会还是要去体会一下，特别是搞SI的。地上的躁声与电源上的躁声那可不是一般二般的。
3、由于第二点，所以引发出了一个问题，PCB上的设计问题，公司没有明确的把关机制，导致板卡的质量并不是很高，外包的设计质量其实也不是不高，只是领导太过于关心成本，导致外包费用较低，别人做工如此，也无话可说，对吧！呵呵！其实别人还是挺有实力的！
4、芯片的质量与认识，领导就喜欢用便宜的东东，就想节约成本，世界上哪有这么好的事情？成本要控制，但不能无节制的乱搞的吧，呵呵，但是考虑到公司的性质，量产的可能性也不大，所以嘛，往往导致供应商对我们没有太多的兴趣，通常买个几十片的芯片，还要喊天喊地的，成本控制在设计初期是要控制的，因为这个对产品的定位是很重要的，然后再到各个环节上去抓，再去压缩。现在搞得供应商都不想跟我们合作了，做一个，搞坏一个！
5、人力成本就更不用说了，连元器件都如此了，想招人招不进，总觉得别人开价过高，别人开的高有别人的理由啊！本来差点招个有点经验的Layout的，别人可能考虑到3K难以在上海活下去，所以走了。
明年跳是肯定的，希望自己明年有个好去处，最好能做SI方面的，发现SI方面有很多东东可学的啊，关于电平方面的特性，我想大家也可以去研究一下，最近在看LVDS方面的东东，MLVD,LVDM,BLVD。GTL，GTLP，BTL，现在发现一点，高速理论需要的知识体系结构是需要对集成电路的特点和对信号传输方面的理论知识(TEM波)，外加一些模型上的研究，如果大家有兴趣可以去NationalSemiconductor, TI,SamSung, Altera, XiLinx，Fairchild...公司去看看芯片的资料！其实做Layout的，还是应该在有能力和有时间的情况下去学习一下电子方面较深层次的东西，对自己会有好处的！要不然，你不会明白别人为什么要你这样画线，为什么要你铺铜这样处理的？它的间距为什么要设成这么大的值？
个人的发现，发表一下，请大家拍砖！
你不会明白别人为什么要你这样画线，为什么要你铺铜这样处理的？它的间距为什么要设成这么大的值？
请问下想学者方面的知识，可否推荐几本重点地书？谢谢楼主！
大家不时推荐了很多这样的书籍的吗？
《高速电路设计》霍华德
《电磁兼容与设计》作者的名字记不起来了，里面从TEM波解释了传输线的相关理论知识
还有就是电平特性方面的知识了，现在要了解芯片的电平特性了，其实我个人理解一个好的信号要怎么样作到，要 符合什么样的标准，这些都是被定义的比较清楚了。
大家都谈到LVDS，也明白它的原理，可我反问一下，LVDS怎么样应用开来？哪些场合能用，怎样用，端接的电阻如何选择和端接，采用多大的数值，如何计算？线上的阻抗为多大？LVDS的连接方式如何？。
其实为何这样说？为何选择这样的电阻？走线的间距其实要看你的信号的串扰程度的，串扰有多大，有一个比值，相应的，你的线上走什么样的电平信号，噪声容差有多大也起到决定作用？
个人理解，屁话较多！
请问楼上几位是哪个学校的?专业？我们公司正在找SI相关岗位工程师，有意的话把简历发给我的私人邮箱linqixu@sina.com，谢谢！
《电磁兼容与设计》的作者: Clayton R.Paul
现在有第二版了，不错的，作者写得很好，值得一看
传输线与波的理解真的不错，慢慢的看吧！
现在得到一本好书>
Author: Tom Granberg
也算得上是经典书了。
如果想了解时序的话，去www.pcbbbs.com上看看，阿鸣哥有个文章写得不错，值得一看的！
SI的经典著作，兄弟们跟铁呀！[中国PCB论坛网]
http://www.pcbbbs.com/dispbbs.asp?boardid=4&id=158797
射频工程师养成培训教程套装，助您快速成为一名优秀射频工程师...
射频和天线工程师培训课程详情>>
