• 易迪拓培训,专注于微波、射频、天线设计工程师的培养
首页 > 电子设计 > PCB设计 > PCB技术问答 > 关于时钟线的割地

关于时钟线的割地

录入:edatop.com    点击:
见到有些参考设计中,时钟线的上下两层,沿着线被割掉了,请教这样做的目的和作用,谢谢!

怎么没人回答啊?都不知道还是没见过这样啊?

我没见过这种情况,但是我的理解:这样时钟信号回路只能是顺着信号上下的地走,不会干扰其他信号。

寄生电容影响到了load capacity,所以挖空一层使得与地之间的间距增大.减少耦合电容,但如果走线合理是可以避免这种情况的
1.CLK尽量短小
2.单CLK线加匹配串联电阻减少信号反射
3.双CLK(CLK_I,CLK_O)如果走线较长则应走差分
4.用TCXO效果要远好与无源晶体(对于频率敏感度高的器件,如RF Transceiver)

防止其他noise 影响时钟信号,干扰正常工作。

射频工程师养成培训教程套装,助您快速成为一名优秀射频工程师...

天线设计工程师培训课程套装,资深专家授课,让天线设计不再难...

上一篇:如何选取soic与msop?
下一篇:正规大公司的坛友 看这里

射频和天线工程师培训课程详情>>

  网站地图